使用钌前驱物的等离子体增强原子层沉积(PEALD)方法

    公开(公告)号:CN113039309A

    公开(公告)日:2021-06-25

    申请号:CN201980074867.2

    申请日:2019-11-06

    Abstract: 等离子体增强原子层沉积PEALD方法,其使用具有式RARBRu(0)的钌前驱物以及以大于200W施加的还原等离子体,其中RA为含芳基配位体,且RB为含二烯基配位体。在PEALD中使用所述RARBRu(0)钌前驱物并采用诸如氨气等离子体的+200W还原等离子体可提供极好的Ru的沉积速率,具有较低碳及较小电阻率,且提供极致密的Ru膜。所述方法可用以在集成电路及其它微电子装置上形成具有高保形性的良好成形的Ru膜。

    利用硼成核层的低温钼膜沉积

    公开(公告)号:CN112041980A

    公开(公告)日:2020-12-04

    申请号:CN201980027078.3

    申请日:2019-04-17

    Abstract: 本公开涉及一种利用硼成核层和钼成核层制造钼膜的方法。与不使用硼成核层或钼成核层的常规化学气相沉积工艺相比,所得钼膜具有低电阻率、基本上不含硼、并且可以在降低的温度下制造。通过此工艺形成的所述钼成核层可以保护衬底免受MoCl5或MoOCl4的刻蚀作用,有利于随后CVD Mo生长在所述钼成核层顶上的成核,并使Mo CVD沉积能够在较低温度下进行。所述成核层也可用于控制随后CVD Mo生长的晶粒大小,并因此控制Mo膜的电阻率。

    气相沉积前体化合物及使用方法

    公开(公告)号:CN115768919B

    公开(公告)日:2025-04-18

    申请号:CN202180040494.4

    申请日:2021-06-10

    Abstract: 本发明提供一种沉积抗蚀刻SiOCN膜的等离子体增强型原子层沉积(PEALD)方法。这些膜提供改良的生长速率、改良的步阶覆盖率及对湿蚀刻剂及含有O2及NH3共反应物之后沉积等离子体处理的极佳抗蚀刻性。此种PEALD方法依赖于一或多种前体与等离子体暴露串联反应以沉积SiOCN的抗蚀刻薄膜。在沉积后及在后沉积等离子体处理后,所述膜均呈现对用稀HF水溶液湿蚀刻的极佳抗性。因此,预期这些膜呈现针对装置制造及构建期间所使用的后沉积制造步骤的极佳稳定性。

    氧卤化物前驱物
    35.
    发明公开

    公开(公告)号:CN119079932A

    公开(公告)日:2024-12-06

    申请号:CN202411181682.0

    申请日:2020-07-08

    Abstract: 本发明提供一种氧卤化物前驱物。本发明提供一种制备钼和钨氧卤化物化合物的方法,所述氧卤化物化合物适用于将含有钼和钨的薄膜沉积于微电子装置的各个表面上。在本发明方法中,在固态介质中或在包含有包含碱金属盐和/或碱土金属盐的共晶掺合物的熔融相反应中加热三氧化钼或三氧化钨。由此形成的钼或钨氧卤化物可以蒸气形式分离且结晶以提供高纯性前驱物化合物,例如MoO2Cl2。

    具有增强选择性的氮化硅沉积
    36.
    发明公开

    公开(公告)号:CN118382912A

    公开(公告)日:2024-07-23

    申请号:CN202280081822.X

    申请日:2022-12-12

    Abstract: 使用氮化硅的选择性沉积能够通过允许氮化硅仅沉积在所选择及所要的区域中来消除常规图案化步骤。在ALD或脉冲CVD模式中交替使用碘化硅前体及热氮源,氮化硅能够优先沉积在例如氮化硅、二氧化硅、氧化锗、SiCO、SiOF、碳化硅、氮氧化硅及低k衬底的表面上,同时在例如氮化钛、氮化钽、氮化铝、氧化铪、氧化锆、氧化铝、氧化钛、氧化钽、氧化铌、氧化镧、氧化钇、氧化镁、氧化钙及氧化锶的暴露表面上展现极少沉积。

    氮化硅的选择性沉积
    37.
    发明公开

    公开(公告)号:CN117265500A

    公开(公告)日:2023-12-22

    申请号:CN202311418420.7

    申请日:2020-02-12

    Abstract: 本申请涉及氮化硅的选择性沉积。本发明的某些实施例利用低温原子层沉积方法来形成含有硅和氮的材料(例如,氮化硅)。所述原子层沉积使用四碘化硅(SiI4)或六碘化二硅(Si2I6)作为一种前体并且使用例如氨的含氮材料作为另一前体。在需要氮化硅的选择性沉积于二氧化硅上方进行沉积的情形中,首先用氨等离子体处理衬底表面。

    低温沉积工艺
    38.
    发明公开
    低温沉积工艺 审中-实审

    公开(公告)号:CN117242548A

    公开(公告)日:2023-12-15

    申请号:CN202280032861.0

    申请日:2022-03-28

    Abstract: 本发明提供一种用于将氮化钛硅(TiSiN)膜沉积在诸如微电子装置上的衬底表面等衬底上的工艺。所述工艺包括:在脉冲式气相沉积条件下将化合物A、B和C个别地引入反应区中以提供脉冲序列,其中所述反应区是约250℃到约450℃,其中各化合物任选地随后用惰性气体进行吹扫步骤,其中A选自双叔戊基乙烯亚甲硅基、SiI2H2和SiI,B是TiCl4,且C是含氮还原气体;和重复所述脉冲序列直到已沉积所需厚度的膜为止。对于硅前驱体,所述工艺可在相对低温度下进行。

Patent Agency Ranking