-
公开(公告)号：CN107798150A
公开(公告)日：2018-03-13
申请号：CN201610783579.2
申请日：2016-08-31
Applicant: 复旦大学
IPC: G06F17/50
CPC classification number: G06F17/5072
Abstract: 本发明属集成电路半导体制造技术领域，涉及化学机械抛光工艺哑元填充方法。本发明方法为一种统一的、不进行模型近似的哑元填充方法，应用序列二次规划方法对哑元填充问题进行直接求解，可获得高质量的哑元填充结果。本发明在具体实现中提出了一种在确定哑元位置前估算交叠面积的方法，用于提高优化效率。本方法能够在可以承受的运行时间下，对复杂的哑元填充目标作优化，得到质量较高的哑元填充方案，且能良好地通过并行计算进行加速，应用于解决大规模版图哑元填充问题。
-
公开(公告)号：CN106886672A
公开(公告)日：2017-06-23
申请号：CN201510953165.5
申请日：2015-12-16
Applicant: 复旦大学
IPC: G06F19/00
Abstract: 本发明属于集成电路技术领域，涉及一种基于局部投影全局插值的非线性模型降阶方法。所述方法包括：读取电路网表文件，写成状态空间方程形式；利用“训练输入”获取系统状态轨迹，在状态轨迹上选取展开点，对非线性系统进行分段线性化；对于分段线性系统中的每一个线性系统，产生合适的局部投影矩阵；对局部投影矩阵进行变换，使得各局部投影降阶子系统的坐标系一致；对于每个分段线性系统，利用变换后的局部投影矩阵，对系统进行投影，将投影降阶系统全局插值获得降阶系统。本方法避免了传统方法的局部坐标到全局坐标的变换；同时采用了全局插值，使所需的局部降阶系统的规模明显缩小。
-
公开(公告)号：CN103544332B
公开(公告)日：2017-05-31
申请号：CN201210246483.4
申请日：2012-07-16
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于半导体可制造性设计领域中针对铜互连哑元金属填充的技术，具体涉及一种考虑密度梯度约束的哑元综合优化求解方法。本发明方法在哑元综合过程中同时施加密度上下限约束和密度梯度约束，并且最小化哑元插入数量。本发明方法比较完整地考虑了哑元填充对化学机械抛光、光刻等工艺偏差的抑制作用。本发明方法基于覆盖线性规划、热点聚类分组及线性规划局部求解方法求解考虑梯度约束的哑元综合问题，将问题的时间复杂度降低为O(n2logn)，和已有方法相比较好地实现了计算精度和执行效率的折中，为大规模哑元综合问题的求解提供了可行方法。
-
公开(公告)号：CN105868427A
公开(公告)日：2016-08-17
申请号：CN201510028575.9
申请日：2015-01-20
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属半导体可制造性设计领域，具体涉及考虑深亚微米工艺扰动的SRAM快速失效概率仿真计算方法。本方法中，通过在参数空间内进行椭球体变换，并采用自适应网格划分和滑动窗口方法，该方法能大幅减小采样量，获得符合精度要求的SRAM失效概率以及参数空间的失效边界信息。本发明采用精确的SPICE仿真，不依赖经验和半经验的模型；且仿真过程精度高、仿真次数少，能达到快速计算的目的；本发明方法不仅得到SRAM失效概率而且得到参数空间失效边界分布，有利于电路的优化设计。
-
公开(公告)号：CN105320782A
公开(公告)日：2016-02-10
申请号：CN201410268380.7
申请日：2014-06-16
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属半导体可制造性设计领域，具体涉及一种考虑研磨液影响的特征尺寸级化学机械抛光工艺仿真方法，该方法采用微小粒子表征化学机械抛光中的工艺材料，用NS流体力学方程表述粒子间相互作用，通过光滑化粒子流体动力学方法进行计算获得抛光仿真结果。本发明不依赖经验模型，只需根据工艺材料参数即可完成仿真，具有普适性强的优点。同时，仿真过程模拟抛光垫、抛光液、抛光颗粒与硅片之间实际物理过程，精度高。本发明可以对各类工艺条件进行有效仿真，为化学机械抛光工艺流程优化提供有效参考。
-
Patent Agency Ranking
公开(公告)号：CN102054089B
公开(公告)日：2013-08-21
申请号：CN201010510296.3
申请日：2010-10-18
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明涉及针对工艺偏差影响下带有透明锁存器的数字集成电路进行速度分级的方法，包括：步骤1，计算带有透明锁存器的数字集成电路的最小时钟周期累计密度分布函数；步骤2，根据上述最小时钟周期累计密度分布函数采用贪婪算法来计算最优时钟周期等级分界点以最大化销售利润；步骤3，通过求解字母序二叉树带权最短路径问题确定时钟周期等级分界点的最优测试顺序以最小化测试成本，从而在同时考虑销售利润和测试成本的情况下，以低计算复杂度和高计算精度最大化集成电路的设计价值。
-
公开(公告)号：CN102467593A
公开(公告)日：2012-05-23
申请号：CN201010538269.7
申请日：2010-11-09
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路设计领域，涉及一种非线性电路时域模型降阶方法及装置。本发明的方法首先通过“训练信号”在状态空间形成轨迹，在该轨迹上选择展开点对非线性电路采用分段线性的方法进行逼近，然后采用基于小波配置的时域模型降阶方法，得到最后的降阶模型。本发明提供的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。本发明在时域对非线性系统直接进行模型降阶，可保证非线性系统时域的降阶精度，并能对时域的误差进行控制，从而可获得精确和紧凑的降阶模型，提高仿真精度和效率。
-
公开(公告)号：CN102136449A
公开(公告)日：2011-07-27
申请号：CN201010100154.X
申请日：2010-01-22
Applicant: 复旦大学
IPC: H01L21/768 , H01L21/82 , G06F17/50
Abstract: 本发明涉及一种基于嵌套式准二阶随机配置法的工艺偏差下互连线寄生电容提取方法。该方法使用一阶嵌套式稀疏网格点来计算寄生电容的二阶Hermite随机多项式展开系数，利用一种误差校正技术来消除部分二次项的计算误差，从而得到工艺偏差下寄生电容的准二阶Hermite随机正交多项式模型。本发明对于包含d维随机变量的问题，使用的配置点个数为(2d+1)，远远小于非嵌套式稀疏网格随机配置法中二阶Hermite随机多项式模型的配置点个数(2d2+2d+1)，但能保持与非嵌套式稀疏网格随机配置法二阶Hermite随机多项式模型相当的精度。
-
公开(公告)号：CN101996266A
公开(公告)日：2011-03-30
申请号：CN200910194421.1
申请日：2009-08-21
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域，涉及一种建立集成电路芯片内工艺偏差的空间相关性模型的方法。采用多测试芯片最大似然估计方法，提取空间相关函数的未知参数，建立片内偏差的空间相关性模型。该方法将所有测试芯片的似然函数相乘得到一个联合似然函数，通过对联合似然函数最大化求解获得参数值确定的空间相关函数，可直接用于工艺偏差的电路分析设计。在空间相关函数提取过程中，能处理片内偏差纯随机部分和测量误差的影响，显著提高提取结果的精度。并利用LU分解计算联合似然函数中对称正定矩阵的行列式对数，解决了直接计算时会出现的数值不稳定的问题。
-
公开(公告)号：CN101964003A
公开(公告)日：2011-02-02
申请号：CN200910055399.2
申请日：2009-07-24
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明涉及一种集成电路可靠性分析方法和装置，该分析方法建立了同时考虑NBTI效应和工艺参数扰动的单元电路延时老化随机分析基准模型，提出了缩放函数以及等效老化时间概念来快速从基准模型求解单元电路在实际工作环境下的延时统计分布，提出了一种电路的预裁剪过程，降低了可靠性分析的复杂度。本发明的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。本发明同时考虑了工艺参数扰动、NBTI效应和电路工作环境对可靠性的影响，利用缩放函数、等效老化时间及预裁剪技术可以有效降低可靠性分析的复杂度，实现对超大规模集成电路考虑工艺偏差的可靠性的快速分析。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.026 seconds)
