-
公开(公告)号：CN114792084A
公开(公告)日：2022-07-26
申请号：CN202110106298.4
申请日：2021-01-26
Applicant: 复旦大学
IPC: G06F30/398 , G06F30/27 , G06N3/00 , G06N7/00 , G06F111/08 , G06F119/02
Abstract: 本发明属于集成电路技术领域，涉及一种针对大规模SRAM阵列电路后仿真的高效良率分析方法。本发明利用小规模SRAM阵列电路和大规模SRAM阵列电路的相关性，将小规模SRAM电路作为低置信度源，大规模SRAM电路作为高置信度源，对小规模和大规模SRAM电路的性能关于工艺参数构造多置信度高斯过程模型；采用自适应迭代的策略，以小规模SRAM电路的最优偏移向量作为起始点，迭代地搜索和更新大规模SRAM电路的最优偏移向量，并迭代地构造及更新多置信度高斯过程模型，提出通过求解一个多模态优化问题，得到小规模SRAM电路最优偏移向量附近的失效边界，将其加入大规模SRAM电路的初始建模中，进一步提高算法的收敛速度。该方法能大幅减少大规模SRAM阵列后仿真良率分析所需仿真次数。
-
公开(公告)号：CN108268688B
公开(公告)日：2021-11-02
申请号：CN201710004676.1
申请日：2017-01-04
Applicant: 复旦大学
IPC: G06F30/398 , G06F119/18
Abstract: 本发明属于集成电路可制造性设计中电子束光刻技术领域，具体涉及字符投影的电子束光刻中，利用光刻字符间隙可交叠的性质，通过优化放置在字符盘上光刻字符的位置和数量，最终减少芯片制造所需的总曝光次数，提升电子束光刻的吞吐率。本发明的关键在于提出一个考虑字符空白交叠面积和字符使用频次/复杂度的综合指标f/A；并提出了一种准确、有效的估算字符实际占用面积的方法；通过修改2‑D装箱算法，最终实现字符盘的优化设计。实验结果表明，本发明提出的方法明显优于目前国际上已知的最好方法。
-
公开(公告)号：CN110610009A
公开(公告)日：2019-12-24
申请号：CN201810614800.0
申请日：2018-06-14
Applicant: 复旦大学
Abstract: 本发明属集成电路技术领域，涉及集成电路可制造性设计中静态随机存储电路良率分析方法，本方法中，首先使用互信息和序列二次规划，对高维SRAM电路的扰动空间进行降维，实现高维SRAM电路最佳平移矢量的快速计算；然后建立低维和高维SRAM电路性能分布的贝叶斯模型；最后，使用低维SRAM电路的先验知识，可极大地加速高维SRAM电路性能分布的拟合，大幅减小高维SRAM电路仿真次数，获得符合精度要求的SRAM失效率。实验结果表明，本发明提出的方法明显优于目前国际上已知的最好方法，可实现6-7倍加速比。
-
公开(公告)号：CN108268688A
公开(公告)日：2018-07-10
申请号：CN201710004676.1
申请日：2017-01-04
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路可制造性设计中电子束光刻技术领域，具体涉及字符投影的电子束光刻中，利用光刻字符间隙可交叠的性质，通过优化放置在字符盘上光刻字符的位置和数量，最终减少芯片制造所需的总曝光次数，提升电子束光刻的吞吐率。本发明的关键在于提出一个考虑字符空白交叠面积和字符使用频次/复杂度的综合指标f/A；并提出了一种准确、有效的估算字符实际占用面积的方法；通过修改2-D装箱算法，最终实现字符盘的优化设计。实验结果表明，本发明提出的方法明显优于目前国际上已知的最好方法。
-
公开(公告)号：CN107729589A
公开(公告)日：2018-02-23
申请号：CN201610668879.6
申请日：2016-08-14
Applicant: 复旦大学
IPC: G06F17/50
CPC classification number: G06F17/5009
Abstract: 本发明属半导体可制造性设计领域，具体涉及考虑纳米工艺扰动下SRAM失效概率快速计算方法。本方法通过在参数空间内进行多起始点序列二次规划算法，搜索多个失效区域对应的最优偏移向量，构建重要性采样所需的偏移概率分布密度函数，并通过自适应建模技术加速重要性采样。本发明仿真精度高、仿真次数少，能达到快速计算的目的。本发明方法估计SRAM失效概率所需的SPICE仿真次数与参数空间维度大致呈线性关系，在高维参数空间中相较于现有技术具有较大优势。
-
Patent Agency Ranking
公开(公告)号：CN100454316C
公开(公告)日：2009-01-21
申请号：CN200610025692.0
申请日：2006-04-13
Applicant: 复旦大学
IPC: G06F17/50
CPC classification number: H04L41/12
Abstract: 本发明属于电子技术领域，具体为一种超大规模集成电路中的时钟分布电路的拓扑结构优化方法。该方法可以任何其他方法产生的拓扑关系作为输入，在时钟树构造过程中通过对其拓扑结构进行局部修正以优化费用。每次优化过程从时钟树的叶结点开始，对所有结点利用二叉树变换操作做出局部调整，向上进行到根结点后完成。优化过程迭代进行，直到费用不能再进一步减小为止。本发明方法通用性强，效率高，费用减小比率达6-10%，能够高效处理超大规模集成电路的时钟布线问题；另外，还具有良好的可扩展性，可与其他优化策略结合，力求获得最优解。
-
公开(公告)号：CN101295328A
公开(公告)日：2008-10-29
申请号：CN200810039209.3
申请日：2008-06-19
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于超大规模集成电路的形式验证技术领域，具体为一种解决SAT问题的正交化算法。该算法首先定义了子句之间的正交关系，然后，从消除子句之间的交叠信息出发，利用正交子句的特性，结合有效的简化技术，逐渐将问题简化为一组与原问题完全等价的正交子句组；最后，根据正交子句组对整个赋值空间的覆盖情况来判断SAT是否满足。本发明方法高效实用，能够加速问题的简化过程，提高解题的运算速度，可适用于超大规模集成电路设计中自动测试向量生成、时序分析、逻辑验证、等价验证等。
-
公开(公告)号：CN100395843C
公开(公告)日：2008-06-18
申请号：CN200510026403.4
申请日：2005-06-02
Applicant: 复旦大学
IPC: G11C11/419 , G11C7/00
Abstract: 本发明属于集成电路技术领域，具体为一种针对嵌入式静态随机存储器(EmbeddedSRAM)的电流灵敏放大器(Current-mode Sense Amplifier)。主要由位线箝位电路、一对交叉耦合CMOS反相器、均衡电路以及输入输出缓冲器构成。该灵敏放大器既可以实现对SRAM单元的读操作，也可以实现写操作，且在读写过程中均利用差分电流信号，而非传统的差分电压信号，因此在工作过程中位线的电压摆幅很小，有效地降低了存储器的读出、写入功耗。仿真结果表明，灵敏放大器的延时对位线电容变化不敏感。
-
公开(公告)号：CN100390800C
公开(公告)日：2008-05-28
申请号：CN200510110455.X
申请日：2005-11-17
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路计算机辅助设计技术领域，具体为一种考虑电压降的平面布局规划方法。本发明在传统的布局规划中引入电压降的优化目标，提出了一个快速的量化电压降的模型，即用距离芯片上电压降最大点的距离di来量化电压降的大小，di越小则该点的电压降越大，di越大则该点的电压降越小。对该模型采用模拟退火算法，并采用相应选择策略，有效地降低一个布局的最大电压降以及平均电压降，而且仅仅带来少量的布局面积增加。本发明可广泛应用于集成电路计算机辅助设计中。
-
公开(公告)号：CN1716448A
公开(公告)日：2006-01-04
申请号：CN200510026403.4
申请日：2005-06-02
Applicant: 复旦大学
IPC: G11C11/419 , G11C7/00
Abstract: 本发明属于集成电路技术领域，具体为一种针对嵌入式静态随机存储器(Embedded SRAM)的电流灵敏放大器(Current－mode Sense Amplifier)。主要由位线箝位电路、交叉耦合反相器、均衡电路以及输入输出缓冲器构成。该灵敏放大器既可以实现对SRAM单元的读操作，也可以实现写操作，且在读写过程中均利用差分电流信号，而非传统的差分电压信号，因此在工作过程中位线的电压摆幅很小，有效地降低了存储器的读出、写入功耗。仿真结果表明，灵敏放大器的延时对位线电容变化不敏感。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.031 seconds)
