公开(公告)号：CN110610009B

公开(公告)日：2022-10-14

申请号：CN201810614800.0

申请日：2018-06-14

Applicant: 复旦大学

Inventor： 曾璇 ,  严昌浩 ,  王胜国 ,  周海 ,  周电 ,  翟金源

IPC: G06F30/398 ,  G06K9/62

Abstract: 本发明属集成电路技术领域，涉及集成电路可制造性设计中静态随机存储电路良率分析方法，本方法中，首先使用互信息和序列二次规划，对高维SRAM电路的扰动空间进行降维，实现高维SRAM电路最佳平移矢量的快速计算；然后建立低维和高维SRAM电路性能分布的贝叶斯模型；最后，使用低维SRAM电路的先验知识，可极大地加速高维SRAM电路性能分布的拟合，大幅减小高维SRAM电路仿真次数，获得符合精度要求的SRAM失效率。实验结果表明，本发明提出的方法明显优于目前国际上已知的最好方法，可实现6‑7倍加速比。

公开(公告)号：CN110610009A

公开(公告)日：2019-12-24

申请号：CN201810614800.0

申请日：2018-06-14

Applicant: 复旦大学

Inventor： 曾璇 ,  严昌浩 ,  王胜国 ,  周海 ,  周电 ,  翟金源

IPC: G06F17/50 ,  G06K9/62

Abstract: 本发明属集成电路技术领域，涉及集成电路可制造性设计中静态随机存储电路良率分析方法，本方法中，首先使用互信息和序列二次规划，对高维SRAM电路的扰动空间进行降维，实现高维SRAM电路最佳平移矢量的快速计算；然后建立低维和高维SRAM电路性能分布的贝叶斯模型；最后，使用低维SRAM电路的先验知识，可极大地加速高维SRAM电路性能分布的拟合，大幅减小高维SRAM电路仿真次数，获得符合精度要求的SRAM失效率。实验结果表明，本发明提出的方法明显优于目前国际上已知的最好方法，可实现6-7倍加速比。

公开(公告)号：CN110046365A

公开(公告)日：2019-07-23

申请号：CN201810041728.7

申请日：2018-01-16

Applicant: 复旦大学

Inventor： 曾璇 ,  严昌浩 ,  王胜国 ,  周海 ,  周电 ,  翟金源

IPC: G06F17/50

Abstract: 本发明属于集成电路可制造性设计中静态随机存储电路良率分析领域，具体采用一种通用帕累托和高斯联合分布作为实际采样分布函数族，通过最小化实际采样分布和理想采样分布之间的交叉熵，从而获得最优的实际采样分布参数。使用优化后的实际采样分布进行采样计算SRAM失效率，能够大幅减小采样点数，提高采样效率。本发明的关键是提出采用通用帕累托和高斯混合分布为采样分布函数族；并针对该分布的参数优化问题，提出了一个迭代策略，不断地进行采样、更新实际分布参数、计算失效率，直到失效率满足精度要求。实验结果表明，本发明提出的方法明显优于目前现有技术的方法。