-
公开(公告)号:CN1831830A
公开(公告)日:2006-09-13
申请号:CN200610025692.0
申请日:2006-04-13
Applicant: 复旦大学
IPC: G06F17/50
CPC classification number: H04L41/12
Abstract: 本发明属于电子技术领域,具体为一种超大规模集成电路中的时钟分布电路的拓扑结构优化方法。该方法可以任何其他方法产生的拓扑关系作为输入,在时钟树构造过程中通过对其拓扑结构进行局部修正以优化费用。每次优化过程从时钟树的叶结点开始,对所有结点利用二叉树变换操作做出局部调整,向上进行到根结点后完成。优化过程迭代进行,直到费用不能再进一步减小为止。本发明方法通用性强,效率高,费用减小比率达6-10%,能够高效处理超大规模集成电路的时钟布线问题;另外,还具有良好的可扩展性,可与其他优化策略结合,力求获得最优解。
-
公开(公告)号:CN1822008A
公开(公告)日:2006-08-23
申请号:CN200610025275.6
申请日:2006-03-30
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于电子技术领域,具体为一种大规模集成电路中的时钟分布电路的拓扑结构优化方法。该方法可以任何其他方法产生的拓扑关系作为输入,在时钟树构造过程中通过对其拓扑结构进行局部修正以优化费用。每次优化过程从时钟树的叶结点开始,对所有结点利用二叉树变换操作做出局部调整,向上进行到根结点后完成。优化过程迭代进行,直到费用不能再进一步减小为止。本发明方法通用性强,效率高,费用减小比率达6-10%,能够高效处理超大规模集成电路的时钟布线问题;另外,还具有良好的可扩展性,可与其他优化策略结合,力求获得最优解。
-
公开(公告)号:CN100454316C
公开(公告)日:2009-01-21
申请号:CN200610025692.0
申请日:2006-04-13
Applicant: 复旦大学
IPC: G06F17/50
CPC classification number: H04L41/12
Abstract: 本发明属于电子技术领域,具体为一种超大规模集成电路中的时钟分布电路的拓扑结构优化方法。该方法可以任何其他方法产生的拓扑关系作为输入,在时钟树构造过程中通过对其拓扑结构进行局部修正以优化费用。每次优化过程从时钟树的叶结点开始,对所有结点利用二叉树变换操作做出局部调整,向上进行到根结点后完成。优化过程迭代进行,直到费用不能再进一步减小为止。本发明方法通用性强,效率高,费用减小比率达6-10%,能够高效处理超大规模集成电路的时钟布线问题;另外,还具有良好的可扩展性,可与其他优化策略结合,力求获得最优解。
-
-
公开(公告)号:CN101038602A
公开(公告)日:2007-09-19
申请号:CN200710039658.3
申请日:2007-04-19
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路技术领域,具体为一种成品率驱动的时钟偏差安排方法。该方法的步骤包括:根据统计静态时序分析的结果建立统计时序约束图;对该约束图寻找关键环,并重新分配安全余量;然后将关键环压缩成一个超点,更新相应边的权重的均值,将关键中的点和压缩得到的超点的关系插入关系树中;如此重复,直到图中只剩下一个超点或图中边的条数为0;最后遍历关系树,计算代表触发器的所有叶节点的真实的时钟到达时间,从而获得时序相邻的触发器的时钟偏差。本发明方法充分考虑了信号延迟的不确定性,有利于提高芯片的成品率。
-
-
公开(公告)号:CN1560727A
公开(公告)日:2005-01-05
申请号:CN200410016353.7
申请日:2004-02-16
Applicant: 复旦大学
IPC: G06F7/52
Abstract: 本发明为一种“一间隔跳跃”高效矩阵乘法器。它以基本的Knng-Leiserson矩阵乘法为基础,对每层数据之间的间隔进行压缩,然后重新设计各个乘法单元的连接方式和数据输入,并改变乘法器的运算次序,使得乘法运算在同一个垂线方向的运算单元中跳跃进行,以实现乘法器的正确功能,得到更高效率的矩阵乘法器。其乘法单元的利用率达到100%,其运算的速度比Knng-Leiserson乘法器快得多。
-
-
-
-
-
-