-
公开(公告)号:CN113967125A
公开(公告)日:2022-01-25
申请号:CN202111233588.1
申请日:2021-10-22
Applicant: 复旦大学附属眼耳鼻喉科医院
Abstract: 本发明技术方案公开了一种微量压力波动检测系统及其检测方法,包括主控制系统、与所述主控制系统通过连接导线连接的压力生成系统、与所述压力生成系统通过微管道连接的样品固定系统以及、与所述样品固定系统通过微管道连接的压力测量系统,所述压力测量系统与所述主控制系统通过连接导线连接。用于检测青光眼房水引流装置引流阀表面管道压力波动,对阀门开合的特殊微环境管道压力进行精确检测,为产业化开发新型房水引流装置提供技术平台,用于性能检测和质量评价。青光眼房水引流装置微量压力波动检测系统结构简单,检测方法可靠,检测结果有效性高。
-
公开(公告)号:CN100367041C
公开(公告)日:2008-02-06
申请号:CN200510027379.6
申请日:2005-06-30
Applicant: 复旦大学
IPC: G01R31/00 , G01R31/317 , G06F11/22
Abstract: 本发明属集成电路计算机辅助测试技术领域,具体为一种在系统级芯片测试过程中避免出现热点和均匀分布测试热量的方法。该方法包括建立SOC测试升温表、构造测试兼容图、提取并行测试集合和进行测试规划等步骤,测试规划包括对并行测试集合的Bin-Packing初始构造并结合全局优化,最大限度缩短测试时间。本发明方法可有效避免出现热点,并确保使测试热量分布均匀。
-
-
-
-
公开(公告)号:CN112417777A
公开(公告)日:2021-02-26
申请号:CN202011267286.1
申请日:2020-11-13
Applicant: 复旦大学附属眼耳鼻喉科医院
IPC: G06F30/28 , G16H50/50 , G06F113/08 , G06F119/14
Abstract: 本发明提供了一种房水引流装置及其结构优化方法和系统,包括:S1,确定目标对象,明确结构优化要求;S2,创建或修正所述目标对象的3D几何模型,建立流体流通域模型;S3,对流体流通域模型进行网格划分以及有限体积数值计算;S4,分析流体流通域模型的流动特性,如满足结构优化要求,完成结构优化;如不满足结构优化要求,重新执行上述S2和S3,直至满足结构优化要求。同时提供了一种相应的终端和存储介质。本发明目的在于实现沟槽流道或孔道各出口流体流量分配基本均匀,减少青光眼房水引流装置植入术对术区微环境的扰动或刺激,提高青光眼房水引流装置植入术手术成功率。
-
公开(公告)号:CN103705934A
公开(公告)日:2014-04-09
申请号:CN201210381132.4
申请日:2012-10-09
Abstract: 本发明属药学领域,涉及一种源于白细胞介素13的多肽IP修饰的脑胶质瘤靶向药物递释系统。本发明通过亲水性聚合物将多肽IP修饰于介孔硅纳米粒上,与化疗药物复合形成药物递释系统。本发明采用极具应用潜力的脑胶质瘤靶向头基多肽IP修饰介孔硅纳米粒,能显著提高药物递释系统在脑胶质瘤细胞的摄取效率,显著提高药物递释系统对脑胶质瘤细胞的毒性。由于脑胶质瘤细胞高度表达多肽IP结合的受体IL-13Rα2,而同源性的正常组织几乎不表达,与现有技术采用的靶向头基如转铁蛋白构建的药物递释系统比较,具有较高的细胞摄取效率和肿瘤靶向性。
-
公开(公告)号:CN100390800C
公开(公告)日:2008-05-28
申请号:CN200510110455.X
申请日:2005-11-17
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路计算机辅助设计技术领域,具体为一种考虑电压降的平面布局规划方法。本发明在传统的布局规划中引入电压降的优化目标,提出了一个快速的量化电压降的模型,即用距离芯片上电压降最大点的距离di来量化电压降的大小,di越小则该点的电压降越大,di越大则该点的电压降越小。对该模型采用模拟退火算法,并采用相应选择策略,有效地降低一个布局的最大电压降以及平均电压降,而且仅仅带来少量的布局面积增加。本发明可广泛应用于集成电路计算机辅助设计中。
-
公开(公告)号:CN1715936A
公开(公告)日:2006-01-04
申请号:CN200510027379.6
申请日:2005-06-30
Applicant: 复旦大学
IPC: G01R31/00 , G01R31/317 , G06F11/22
Abstract: 本发明属集成电路计算机辅助测试技术领域,具体为一种在系统级芯片测试过程中避免出现热点和均匀分布测试热量的方法。该方法包括建立SOC测试升温表、构造测试兼容图、提取并行测试集合和进行测试规划等步骤,测试规划包括对并行测试集合的Bin-Packing初始构造并结合全局优化,最大限度缩短测试时间。本发明方法可有效避免出现热点,并确保使测试热量分布均匀。
-
公开(公告)号:CN1604093A
公开(公告)日:2005-04-06
申请号:CN200410067827.0
申请日:2004-11-04
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路计算机辅助设计和辅助测试技术领域。具体为一种基于全局的扫描链构架及相应的测试资源分配方法。目前对组合电路的测试已经比较成熟,但是对时序电路的测试现有的测试方法需要较长的测试时间。本发明提出一种基于全局扫描链的测试结构,使测试时间较传统的扫描链有数量级上的减少,从而使测试成本得以降低。在此基础上,本发明还利用bin-packing算法对测试资源进行重新分配,使测试资源的利用率得以进一步的提高。
-
-
-
-
-
-
-
-
-