-
公开(公告)号：CN1710567A
公开(公告)日：2005-12-21
申请号：CN200510027606.5
申请日：2005-07-07
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于超大规模集成电路技术领域，具体为一种时序电路等价验证的方法。本发明利用可满足问题算法作为引擎，以时间帧展开的验证算法为框架，结合了数学归纳法、不可满足子集提取和结构不动点等验证技术。步骤包括：生成初始结构不动点集合、对电路组合部分按时间帧展开、对结构不动点的验证等。其中，帧展开过程中采用了准动态约束生成算法，验证过程中采用了改进的可满足问题算法，大大提高了时序电路等价验证的效率。
-
公开(公告)号：CN101295328A
公开(公告)日：2008-10-29
申请号：CN200810039209.3
申请日：2008-06-19
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于超大规模集成电路的形式验证技术领域，具体为一种解决SAT问题的正交化算法。该算法首先定义了子句之间的正交关系，然后，从消除子句之间的交叠信息出发，利用正交子句的特性，结合有效的简化技术，逐渐将问题简化为一组与原问题完全等价的正交子句组；最后，根据正交子句组对整个赋值空间的覆盖情况来判断SAT是否满足。本发明方法高效实用，能够加速问题的简化过程，提高解题的运算速度，可适用于超大规模集成电路设计中自动测试向量生成、时序分析、逻辑验证、等价验证等。
-
Patent Agency Ranking
-
公开(公告)号：CN1525550A
公开(公告)日：2004-09-01
申请号：CN03151031.0
申请日：2003-09-18
Applicant: 复旦大学
Abstract: 本发明为一种解决超大规模集成电路验证的可满足性问题方法。它以深度优先搜索为基础，加入了推理过程，并利用推理过程对决策的策略做了相应的改进。具体步骤包括：决策过程、布尔约束的简化过程、回溯过程、学习过程和推理过程。其数据结构采用了2－3混合型变量监测数据结构形式。本发明方法可大大降低决策次数，提高工作效率。
-
公开(公告)号：CN100378736C
公开(公告)日：2008-04-02
申请号：CN200510027607.X
申请日：2005-07-07
Applicant: 复旦大学
Abstract: 本发明属超大规模集成电路技术领域，具体为一种同步时序电路时序深度计算方法，该方法以可满足性算法引擎为基础，数据结构采用可达状态的显式存储方式来降低可满足性算法的负担，具体步骤包括状态的初始化、后续状态的计算、历史状态的遍历、新状态的存储、冗余状态的剔除和算法引擎的复位等。本发明方法的运行效率大大提高。
-
公开(公告)号：CN1776693A
公开(公告)日：2006-05-24
申请号：CN200510111066.9
申请日：2005-12-01
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于超大规模集成电路技术领域，具体为一种通用现场可编程门阵列(FPGA)布局布线模型。该模型是在VPR学术模型的基础上，对VPR的CB及SB模型进行改进，使新的模型更通用，更具有代表性，并具有相当的灵活性，可以处理FPGA中任意的连接盒CB和开关盒SB结构。根据此模型，结合相应的软件处理方法，可以由一个初始的FPGA结构出发，改变CB和SB的结构，最终找到对应于本FPGA结构的最佳CB和SB结构。测试结果表明，采用本发明的模型，对FPGA结构的优化有着重要的指导作用。
-
-
-
-
-
-
Search Results
7
records
(took 0.014 seconds)
