-
公开(公告)号：CN109308367A
公开(公告)日：2019-02-05
申请号：CN201711085745.2
申请日：2017-11-07
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 本揭露的电子系统层次(electronic system level，ESL)设计及验证用于提供电子装置的功能安全及故障管理的电子仿真及建模。一种对安全电路进行仿真的方法包括：根据电子设计规范提供电子架构设计，以执行所述电子装置的一种或多种功能行为。所述方法进一步包括对所述电子架构设计的安全电路以及所述电子架构设计的与安全电路进行通信的一个或多个其他电子电路进行建模。所述方法进一步包括在所述电子架构设计正在执行所述一种或多种功能行为的同时，使用所述建模对安全电路的运行进行仿真。所述方法也包括判断安全电路的被仿真的运行是否满足所述电子设计规范。
-
公开(公告)号：CN107462829A
公开(公告)日：2017-12-12
申请号：CN201710341840.8
申请日：2017-05-16
Applicant: 台湾积体电路制造股份有限公司
Inventor： 桑迪·库马·戈埃尔 , 李云汉 , 萨曼·M·I·阿扎姆 , 马拉·格绍伊古
IPC: G01R31/3185
CPC classification number: G01R31/3177 , G01R31/2896 , G01R31/31703 , G01R31/318513 , G01R31/318538 , G01R31/318541 , G01R31/31855
Abstract: 一种器件包括第一管芯和堆叠在所述第一管芯之下的第二管芯，所述第一管芯和所述第二管芯之间互连。所述第一管芯或第二管芯中至少一个具有执行功能和提供功能性路径的电路。每个所述第一管芯和第二管芯包括多个锁存器和多个多路复用器，所述多个锁存器包含与每个互连对应的一个锁存器。每个多路复用器分别与所述多个锁存器的相应一个相连，并被设置为从所述功能性路径中接收和选择其中一个扫描测试图案或信号，以在所述第一管芯和第二管芯的扫描链测试期间输出。本发明实施例涉及用于3D集成电路中的互连测试的扫描结构。
-
公开(公告)号：CN107305237A
公开(公告)日：2017-10-31
申请号：CN201710234759.X
申请日：2017-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R31/3185
CPC classification number: G01R31/318541 , G01R31/318536
Abstract: 本发明实施例公开了一种双向扫描链，该双向扫描链包括多个单元结构，每个单元结构具有存储器件和至少一多路复用器，多个单元结构以串联的方式彼此连接，其中，第(K-l)单元结构的输出端被设置为第K单元结构的输入端来提供向前数据移位操作，第K单元结构的输出端被设置为第(K-l)单元结构的输入端来提供前后数据移位操作，其中，K为大于1的整数。本发明实施例涉及双向扫描链结构及其制造方法。
-
公开(公告)号：CN107068670A
公开(公告)日：2017-08-18
申请号：CN201610823199.7
申请日：2016-09-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例公开了一种单元布局、一种单元布局库以及合成方法。单元布局包括单元块和分接连接件。单元块具有引脚。该引脚设置在单元布局中的第N金属层。分接连接件设置在第(N+1)金属层和第(N+2)金属层并且堆叠在单元块的引脚的上方。分接连接件电连接至引脚并且形成单元块的引脚的等效分接点。N是大于或者等于1的正整数。
-
公开(公告)号：CN103811050A
公开(公告)日：2014-05-21
申请号：CN201310042106.3
申请日：2013-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G11C11/4063
CPC classification number: G06F12/0804 , G06F12/0891 , G06F2212/1008 , G06F2212/1032 , G06F2212/45 , G06F2212/608 , G11C5/025 , G11C5/04 , G11C7/22
Abstract: 本发明公开了一种缓存存储管芯，包括：衬底，位于衬底上的预确定组数的存储单元，位于缓存存储管芯的第一表面上的第一组输入/输出端，以及位于缓存存储管芯的第二表面上的第二组输入/输出端。第一组输入/输出端与缓存存储管芯外部的主存储电路连接。第二组输入/输出端的一部分与第一组输入/输出端兼容。本发明还公开了存储电路以及操作存储电路的方法。
-
Patent Agency Ranking
公开(公告)号：CN102468263A
公开(公告)日：2012-05-23
申请号：CN201110217314.3
申请日：2011-07-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L25/00
CPC classification number: H01L23/49811 , H01L23/481 , H01L23/49816 , H01L23/50 , H01L24/48 , H01L24/73 , H01L25/18 , H01L2224/06181 , H01L2224/13025 , H01L2224/16145 , H01L2224/16227 , H01L2224/17181 , H01L2224/48091 , H01L2224/48227 , H01L2224/73257 , H01L2225/0651 , H01L2225/06513 , H01L2924/00014 , H01L2924/01033 , H01L2924/14 , H01L2924/19103 , H01L2924/19104 , H01L2924/19107 , H01L2924/30107 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 一种集成电路系统，具有中介层以及集成电路，该集成电路具有第一接合焊盘和第二接合焊盘，第一集成电路使用第一接合焊盘管芯接合到中介层；该集成电路还具有电路模块，该电路模块在不同的工作电压下运行，该集成电路还具有电压调节模块，管芯接合于集成电路的第二接合焊盘。该电压调节模块将电源电压转换为相应的电路模块的工作电压，并且通过第二接合焊盘将相应的工作电压提供到电路模块。
-
公开(公告)号：CN112052642B
公开(公告)日：2024-08-16
申请号：CN201910417773.2
申请日：2019-05-20
Applicant: 台积电(南京)有限公司 , 台湾积体电路制造股份有限公司
IPC: G06F30/398 , G06F15/78
Abstract: 本公开涉及用于机器学习的ESL建模的系统和方法。一种方法包括接收用于执行与机器学习算法相关联的多个操作的源代码、将每个操作分类为快速操作组或慢速操作组、定义用于执行慢速组操作的网络、以及将网络映射到初始机器学习硬件配置。该方法还包括在机器学习硬件上执行慢速操作组操作、响应于确定慢速组操作未能响应于至少一组输入而产生预期结果来修改初始机器学习硬件配置；以及使用机器学习软件代码执行快速组操作。
-
公开(公告)号：CN112052642A
公开(公告)日：2020-12-08
申请号：CN201910417773.2
申请日：2019-05-20
Applicant: 台湾积体电路制造股份有限公司 , 台积电(南京)有限公司
IPC: G06F30/398 , G06F15/78
Abstract: 本公开涉及用于机器学习的ESL建模的系统和方法。一种方法包括接收用于执行与机器学习算法相关联的多个操作的源代码、将每个操作分类为快速操作组或慢速操作组、定义用于执行慢速组操作的网络、以及将网络映射到初始机器学习硬件配置。该方法还包括在机器学习硬件上执行慢速操作组操作、响应于确定慢速组操作未能响应于至少一组输入而产生预期结果来修改初始机器学习硬件配置；以及使用机器学习软件代码执行快速组操作。
-
公开(公告)号：CN110647901A
公开(公告)日：2020-01-03
申请号：CN201910306360.7
申请日：2019-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G06K9/62
Abstract: 本发明的实施例提供了一种用于对电子设备的电子电路内的多个扫描触发器进行分组和排序的计算机系统和方法。在各个实施例中，本发明的电子设计自动化(EDA)优化了电子设备的电子电路的设计、模拟、分析和验证。该电子设备包括扫描触发器，以自动测试电子电路的各种制造故障。本发明的EDA将扫描触发器统计地分组为扫描链，从而使得每个扫描链内的扫描触发器共享类似的特性、参数或属性。此后，本发明的EDA智能地布置每个扫描链内的扫描触发器的排序，以优化电子电路的功率、性能和/或面积。
-
公开(公告)号：CN109585320A
公开(公告)日：2019-04-05
申请号：CN201811138224.3
申请日：2018-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
Abstract: 本揭露提供用于确定受测试电路中的系统性缺陷的方法。将受测试电路的元件转化成扫描单元。形成包含第一多个扫描单元的第一扫描链。第一扫描链的第一多个扫描单元中的每一扫描单元为第一单元类型。第一扫描链含有第一扫描输入和第一扫描输出。第一测试图案应用于扫描输入处，且第一测试输出经收集以用于在第一扫描输出处所应用的第一测试图案。使收集的第一测试输出与第一预期测试输出相比较。在第一测试输出与第一预期测试输出不同时，将第一单元类型标记为系统性缺陷的可疑对象。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.03 seconds)
