-
公开(公告)号：CN119789483A
公开(公告)日：2025-04-08
申请号：CN202411655523.X
申请日：2024-11-19
Applicant: 浙江大学 , 浙江创芯集成电路有限公司
Abstract: 本发明公开一种双场板LDMOS器件结构及其制备方法，包括衬底，位于衬底上方的P型体区和N型漂移区，位于P型体区顶部的体电极和源极，位于N型漂移区顶部的第一场板，位于第一场板一侧的漏极，位于P型体区和N型漂移区上方的栅极；所述栅极内部设有第二场板，所述第二场板的一端紧邻所述第一场板的一端设置；所述第一场板为浅槽隔离STI结构，所述第二场板为低温氧化物LTO。本发明提出了一种降低导通电阻同时保持击穿电压的双场板LDMOS器件结构及其制备方法，其结构较为简单，易于制备，可应用于实际产线流片，能够在降低导通电阻同时保持击穿电压。
-
公开(公告)号：CN112397862B
公开(公告)日：2021-11-23
申请号：CN201910758271.6
申请日：2019-08-16
Applicant: 浙江大学
Abstract: 本发明公开了一种基于多模式谐振腔的全连通架构量子芯片，该芯片包括一个公共的微波谐振腔和20个以上的超导量子比特；所述公共的微波谐振腔具有n阶谐振模，公共的微波谐振腔同时与超过20个超导量子比特耦合；所述超导量子比特之间通过n阶谐振模相互作用，实现超导量子比特的信息传递和逻辑门操作；所有超导量子比特均具有控制和读取电路，包括独立的或与其相邻比特共用的微波控制线；独立的磁通量控制线和独立的读取谐振腔。本发明使用微波谐振腔的n阶模式实现比特间的耦合，突破了谐振腔的物理尺寸上限，解决了其限制量子比特扩展数目的问题。并且本发明能够减小比特间的信号串扰，提升比特的控制精度，对于推进量子计算具有重要意义。
-
公开(公告)号：CN118471820A
公开(公告)日：2024-08-09
申请号：CN202410746813.9
申请日：2024-06-11
Applicant: 浙江大学
IPC: H01L21/336 , H01L29/78 , H01L29/40
Abstract: 本发明涉及一种金属场板LDMOS器件及其制造方法，该方法包括：对衬底材料表面进行预清理，去除自然氧化层；利用光刻、离子注入和刻蚀工艺形成漂移区、栅极、体区和源漏区；沉积SAB阻挡层介质，并刻蚀非SAB区域介质；沉积氧化物和多晶硅并刻蚀，形成类栅结构；完成接触孔制备工艺，形成多重槽式阶梯状金属接触孔场板结构。其有益效果是，在不改变导通电阻的情况下，优化器件表面电场，提高器件耐压和抑制HCI，还有助于避免大块的金属接触孔场板在刻蚀时产生的负载效应以及在金属填充过程中易出现空洞现象。
-
公开(公告)号：CN115148845B
公开(公告)日：2023-06-27
申请号：CN202211080438.6
申请日：2022-09-05
Applicant: 浙江大学杭州国际科创中心
IPC: H01L31/113 , H01L31/18 , H01L27/146
Abstract: 本发明公开一种感光神经元晶体管及其制备方法、使用方法，涉及微电子技术领域，包括漏电极、源电极、栅电极和感光二维材料层，具有感光二维材料的晶体管可作为一感光晶体管，在其中感光晶体管的漏电极端制备一个阈值开关器件，阈值开关器件与漏电极层连接，阈值开关器件无电压或电压不足不导通，达到阈值电压后导通。基于此，可以看做一种感光晶体管和一阈值开关器件的串联电路，串联节点为漏电极层。在同一个器件单元中实现高速并且复杂的视觉信号处理功能，不仅成功模拟了人类视觉神经元系统，同时解决了传统视觉系统的功耗和延迟问题，实现感存算一体化，降低设计与制造成本，有效地提高集成度和性能。
-
公开(公告)号：CN116249437A
公开(公告)日：2023-06-09
申请号：CN202211737930.6
申请日：2022-12-31
Applicant: 浙江大学杭州国际科创中心
IPC: H10N70/20
Abstract: 本申请涉及半导体器件领域，特别是涉及一种忆阻器及其制备方法。本发明提供的忆阻器采用上层一维纳米阵列、忆阻器介质层、下层一维纳米阵列的结构，将忆阻器的有效工作区域被限定在上层一维纳米阵列和下层一维纳米阵列之间的交叉区域，实现具有固定数量、位置均匀分布的导电细丝的忆阻器；交叉区域形成的单个忆阻器的工作区域定义至纳米量级，使得单个忆阻器工作时形成的导电细丝实现单根且同根的生长和断裂，降低了导电细丝生长引入的随机性，从而限制导电细丝生长的位置、数量和直径，进而得到均匀分布、工作稳定的导电细丝，提升忆阻器的均一性和稳定性，便于未来在大规模存储阵列或者神经形态计算中的制备和应用。
-
Patent Agency Ranking
公开(公告)号：CN115358380B
公开(公告)日：2023-02-24
申请号：CN202211300003.8
申请日：2022-10-24
Applicant: 浙江大学杭州国际科创中心
Abstract: 本发明涉及半导体集成电路技术领域，公开了一种多模态存算一体阵列结构、芯片，包括：内核单元阵列、与所述内核单元阵列中以行为单位的所有内核单元对应的功能线、与所述内核单元阵列中以列为单位的所有内核单元对应的互补功能线和位线BL；使得能够实现TCAM功能、CNN和SNN运算；本发明提供的多模态存算一体阵列突破冯.诺依曼计算体系架构，集存算多模态为一体，实现高效的运行与计算效力，解决了算力问题，同时提供的新阵列方式促进高集成度电路的发展。
-
公开(公告)号：CN119947182A
公开(公告)日：2025-05-06
申请号：CN202510108692.X
申请日：2025-01-23
Applicant: 浙江大学杭州国际科创中心
Abstract: 本申请涉及半导体器件技术领域，公开了一种LDMOS器件及其制备方法，其中，LDMOS器件包括硅衬底、源区、漏区、栅区、沟槽结构、N型漂移区和P型阱区，其中：硅衬底上的N型漂移区中设有源区、漏区、栅区、沟槽结构和P型阱区；沟槽结构位于源区和漏区之间；源区包括P型重掺杂区和第一N型重掺杂区，设于栅区和漏区之间；漏区包括第二N型重掺杂区；栅区包括多晶结构以及包裹所述多晶结构的第一高介电常数绝缘层；P型阱区与设于P型阱区正上方的源区接触，以及与设于P型阱区正左方的栅区接触，在栅源电压高于开启电压的情况下，所述P型阱区内形成导电沟道，解决了如何提高器件击穿电压的同时降低导通电阻的技术问题。
-
公开(公告)号：CN119121182A
公开(公告)日：2024-12-13
申请号：CN202411041831.3
申请日：2024-07-31
Applicant: 浙江大学杭州国际科创中心
Abstract: 本申请涉及气相涂布装置和气相涂布方法。该气相涂布装置包括：真空室，真空室包括承托盘和密封盖，承托盘具有承托面、凹陷于承托面的盛料腔以及连通于盛料腔并绕过承托面而连通到承托面上侧的气道，密封盖密封地连接于承托盘，密封盖与承托盘限定涂布腔，涂布腔通过气道连通于盛料腔，涂布腔覆盖承托面；真空腔阻隔器，连通于真空室，真空腔阻隔器具有导通状态和封闭状态；以及外接通道，通过真空腔阻隔器连通于真空室。该气相涂布装置能够适用于实验级别半导体制造。
-
公开(公告)号：CN118676187A
公开(公告)日：2024-09-20
申请号：CN202410952100.8
申请日：2024-07-16
Applicant: 浙江大学 , 浙江创芯集成电路有限公司
IPC: H01L29/06 , H01L29/43 , H01L29/417 , H01L29/78 , H01L29/10
Abstract: 本发明公开一种超短沟道二维场效应晶体管，包括衬底、栅极、栅介质、二维沟道，二维沟道的表面分别与第一电极和第二电极相接触；第一电极采用金铝双层合金，第一电极与第二电极间采用第一电极自氧化层间隔。所述金铝双层合金采用不同原子比的上层合金和下层合金。第一电极的靠近二维沟道所在层合金自氧化的自氧化层厚度为亚5纳米。本发明通过采用金铝双层合金分层自氧化的方式实现了亚5纳米厚度的均匀自氧化层，并将亚5纳米厚度的自氧化层用作隔离材料，实现第一电极和第二电极的自对准隔离，进而实现由第一电极自氧化层厚度定义的亚5纳米沟道长度，实现了亚5纳米沟道长度二维场效应晶体管低成本、大规模的制备。
-
公开(公告)号：CN118194803A
公开(公告)日：2024-06-14
申请号：CN202410222751.1
申请日：2024-02-28
Applicant: 浙江大学
IPC: G06F30/39 , G06F117/12
Abstract: 本发明公开了一种基于栅极粗糙度预测CMOS器件性能的方法。本发明首先根据器件尺寸，确认栅极需要分段量测的点数N。其次在栅极加工完成后，获取栅极的N个关键尺寸数据。在器件加工完成后，量测相同沟道宽度、不同沟道长度的器件，获取滚降曲线。然后对以获取栅极的关键尺寸数据进行偏移预测处理，获得不同的关键尺寸和粗糙度数据。最后根据滚降曲线和偏移预测处理后的数据，计算预测不同关键尺寸和粗糙度的器件性能。本发明无需使用3D‑TCAD计算工具就能预测栅极尺寸对器件性能的影响，缩短器件开发周期，节约软件成本。本发明使用线性拓展法对已有量测数据进行拓展，无需额外晶圆进行加工就可以获得预测的器件性能参数。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.065 seconds)
