公开(公告)号：CN103887241B

公开(公告)日：2016-09-28

申请号：CN201410080933.6

申请日：2014-03-06

Applicant: 北京大学

Inventor： 黄如 ,  林猛 ,  刘朋强 ,  张冰馨 ,  安霞 ,  黎明 ,  张兴

IPC: H01L21/8238

Abstract: 一种适用于锗基阱的制备方法，包括如下步骤：对锗基衬底进行清洗；在锗基衬底上淀积一层注入掩蔽层；注入所需的杂质；退火实现杂质的激活；去除注入的掩蔽层；用牺牲氧化的方法改善衬底表面粗糙度。利用离子注入的方法精确控制阱的深度与掺杂浓度。利用牺牲氧化的方法改善去除掩蔽层后锗基衬底表面的粗糙度。由于高能量离子注入，及带掩蔽层的杂质激活退火会带来衬底表面粗糙度的退火。由于退火过程中锗衬底会氧化形成锗的亚氧化物，导致表面粗糙度退化。用H2O2氧化30s，使锗基衬底表面形成GeO2，再利用HCl去除GeO2层，实现减小表面粗糙度。

公开(公告)号：CN105551941A

公开(公告)日：2016-05-04

申请号：CN201610017832.3

申请日：2016-01-12

Applicant: 北京大学

Inventor： 安霞 ,  张冰馨 ,  黎明 ,  刘朋强 ,  林猛 ,  郝培霖 ,  黄如 ,  张兴

IPC: H01L21/02

CPC classification number: H01L21/02658 ,  H01L21/02104 ,  H01L21/02365

Abstract: 本发明公开了一种提高金属锗化物热稳定性的方法，属于微电子器件领域。该方法通过在锗基衬底上制备金属锗化物薄膜前，采用氮等离子体对表面进行处理，可以提高锗基衬底上金属锗化物薄膜的热稳定性，改善其表面形貌，并且与现有工艺兼容，有利于锗基MOS器件的工艺集成。

公开(公告)号：CN103681355B

公开(公告)日：2016-04-06

申请号：CN201310697719.0

申请日：2013-12-18

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  黎明 ,  杨远程 ,  宣浩然

IPC: H01L21/336

CPC classification number: H01L21/02271 ,  H01L21/31051 ,  H01L21/31105 ,  H01L29/0847 ,  H01L29/12 ,  H01L29/165 ,  H01L29/66477 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7834

Abstract: 本发明公开一种制备准SOI源漏场效应晶体管器件的方法，包括如下步骤：形成器件的有源区；形成器件的栅叠层结构；形成源漏延伸区的掺杂，并在栅叠层两侧形成第一层侧墙；形成凹陷的源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；若采用后栅工艺则去掉之前的假栅，重新进行高k金属栅的淀积；形成接触和金属互联。本发明所述方法能很好地与现有CMOS工艺兼容，具有工艺简单、热预算较小的特点，相比传统的场效应晶体管，依据本发明所述方法制备的准SOI源漏场效应晶体管器件能有效降低泄漏电流，减小器件的功耗。

公开(公告)号：CN105336694A

公开(公告)日：2016-02-17

申请号：CN201510657587.8

申请日：2015-10-13

Applicant: 北京大学

Inventor： 黎明 ,  林猛 ,  黄如 ,  安霞 ,  张冰馨 ,  赵阳 ,  郝培霖 ,  张兴

IPC: H01L21/8238

CPC classification number: H01L21/8238

Abstract: 本发明公开了一种锗基CMOS的制备方法，属于半导体器件领域。该方法利用不同的钝化方法处理CMOS中的NMOSFETs与PMOSFETs，即PMOSFETs中使用有利于空穴迁移率提高的GeOx(其中0

公开(公告)号：CN103700593B

公开(公告)日：2016-02-17

申请号：CN201310696063.0

申请日：2013-12-18

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  黎明 ,  杨远程 ,  宣浩然

IPC: H01L21/336 ,  H01L21/762

CPC classification number: H01L21/823814 ,  H01L21/265 ,  H01L21/28185 ,  H01L21/28264 ,  H01L21/3065 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/845 ,  H01L29/0653 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7851

Abstract: 本发明公开一种制备准SOI源漏多栅器件的方法，属于超大规模集成电路制造技术领域，所述方法依次包括如下步骤：在第一半导体衬底上形成Fin条形状的有源区；形成STI隔离层；淀积栅介质层和栅材料层，形成栅叠层结构；形成源漏延伸区的掺杂结构；形成凹陷源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；将假栅去掉，重新进行高k金属栅的淀积；形成接触和金属互联。该方法可有效降低泄漏电流，减小器件的功耗，具有较小的热预算，且工艺简单，能与传统CMOS工艺兼容，还能应用到除硅以外的半导体材料，有利于应有到大规模集成电路制造中。

公开(公告)号：CN104362251A

公开(公告)日：2015-02-18

申请号：CN201410601162.0

申请日：2014-10-30

Applicant: 北京大学

Inventor： 黄如 ,  余牧溪 ,  蔡一茂 ,  王宗巍 ,  潘越 ,  郭彬彬 ,  方亦陈 ,  黎明

IPC: H01L45/00

Abstract: 本发明公开了一种阻变存储器及其制备方法，属于CMOS超大规模集成电路(ULSI)技术领域。该阻变存储器包括一衬底，衬底上设置绝缘层和底电极，在底电极上设有隔离层和第一层阻变薄膜，所述隔离层形成凹槽状器件区域，所述第一层阻变薄膜淀积在隔离层的凹槽内为U型状，第一层阻变薄膜的外侧壁与凹槽内侧壁之间为真空隔离层，第二层阻变薄膜覆盖在第一层阻变薄膜和隔离层上封闭了上述真空隔离层，顶电极设置在第二层阻变薄膜上。本发明在常规RRAM制备工艺基础上结合侧墙制备和腐蚀工艺，较方便地制得真空隔离层，有效抑制阻变器件与周围隔离材料的氧交换，并自然形成双层结构，进而极大的提高阻变器件的保持特性、耐久性和一致性。

公开(公告)号：CN104037159A

公开(公告)日：2014-09-10

申请号：CN201410275700.1

申请日：2014-06-19

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  樊捷闻 ,  宣浩然 ,  张昊 ,  黄如

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02271 ,  H01L21/0274 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3083 ,  H01L21/31055 ,  H01L29/045 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体结构，包括：一半导体衬底，多层超细硅线条，所述的多层超细硅线条的界面形状受衬底晶向和线条轴向晶向双重控制。形成方法包括：通过刻蚀工艺形成鱼鳍状硅岛Fin及其两端的源漏区；制备硅的腐蚀掩蔽层；形成多层超细硅线条。本发明的优点：最终形成的多层超细硅线条的位置与截面形状均匀、可控；对硅的各向异性腐蚀是自停止的，工艺窗口大，可在同一硅片上实现不同直径的硅线条；ICPECVD具有较强的窄槽填充能力，淀积牺牲层和腐蚀掩蔽层材料时无空洞；结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求；采用自上而下的加工方法，完全和体硅平面晶体管工艺兼容，工艺成本代价小。

公开(公告)号：CN103515534A

公开(公告)日：2014-01-15

申请号：CN201310471167.1

申请日：2013-10-10

Applicant: 北京大学

Inventor： 黄如 ,  余牧溪 ,  蔡一茂 ,  方亦陈 ,  潘越 ,  黎明

IPC: H01L45/00 ,  G11C13/00

Abstract: 本发明公开了一种高一致性的阻变存储器及其制备方法，采用衬底硅的图形化区域做底电极并与选择性重掺杂相结合的方法，通过选择合适的离子注入方向，使电场能可控的集中到局域的尖峰范围内，从而使每次操作以及每个器件的阻变行为发生在同一位置，进而有效提高器件一致性。本发明采用较简单的工艺方法，即可制备高一致性阻变存储器，同时避免采用贵金属Pt做电极，更有利于工艺集成。

公开(公告)号：CN103295890A

公开(公告)日：2013-09-11

申请号：CN201310208388.X

申请日：2013-05-30

Applicant: 北京大学

Inventor： 黄如 ,  林猛 ,  安霞 ,  黎明 ,  云全新 ,  李志强 ,  李敏 ,  刘朋强 ,  张兴

IPC: H01L21/28

CPC classification number: H01L21/02321 ,  H01L21/0206 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/0234 ,  H01L21/28255 ,  H01L21/28264 ,  H01L21/31155 ,  H01L21/324 ,  H01L21/3245 ,  H01L29/517

Abstract: 本发明公开了一种淀积在锗基或三五族化合物基衬底上的栅介质的处理方法，属于半导体器件领域。该方法具体包括：在锗基或三五族化合物基衬底上淀积高K栅介质后，对高K栅介质进行氟等离子体处理，并在处理过程中施加引导电场，电场使氟离子加速到栅介质表面时能量达到5～50eV，氟等离子体漂移到栅介质中，高K介质中的氟离子的密度与高K介质中氧原子密度比为0.01～0.15∶1。本发明提高了栅介质质量和钝化缺陷效率，减小界面态密度，实现了锗基和三五族化合物基MOS器件性能地提高。

公开(公告)号：CN103227283A

公开(公告)日：2013-07-31

申请号：CN201310141859.X

申请日：2013-04-22

Applicant: 北京大学

Inventor： 黄如 ,  余牧溪 ,  蔡一茂 ,  黄英龙 ,  白文亮 ,  方亦陈 ,  黎明

IPC: H01L45/00 ,  H01L27/24 ,  G11C13/00

Abstract: 本发明涉及一种基于TaOx的自整流阻变存储器及其制备方法，制备方法为：1）在衬底制备底电极，通过光刻形成底电极图形；2）对底电极图形区域进行n+/p+离子重掺杂形成底电极；3）在底电极上制备TaOx薄膜，根据底电极的掺杂类型和TaOx杂质能级范围，选择顶电极材料；4）在氧化薄膜上溅射并图形化顶电极，完成制备，得到图形化的衬底部分经过n+/p+重掺杂处理形成的底电极，在顶电极和底电极间的阻变薄膜上有一肖特基接触面和一欧姆接触面的阻变存储器。本发明采用重掺杂Si做基于TaOx的RRAM底电极，并合理选择顶电极和采用合适的操作方法，实现适用于高密度集成的与CMOS工艺完全兼容的自整流存储器。