公开(公告)号：CN102645569A

公开(公告)日：2012-08-22

申请号：CN201210083793.9

申请日：2012-03-27

Applicant: 北京大学

Inventor： 洪杰 ,  何燕冬 ,  张钢刚 ,  张兴

IPC: G01R19/00

Abstract: 本发明公开了一种MOS器件阈值电压波动性的测量电路及测量方法，涉及集成电路技术领域，所述测量电路包括：类型相同的待测MOS管和标准MOS管，所述待测MOS管和标准MOS管串联连接。本发明通过串联连接的待测MOS管和标准MOS管来测量待测MOS管的阈值电压的波动性，降低了测试器件结构的复杂度，并减少了测量所耗费的时间。

公开(公告)号：CN102262206A

公开(公告)日：2011-11-30

申请号：CN201110109449.8

申请日：2011-04-26

Applicant: 北京大学

Inventor： 何燕冬 ,  张钢刚 ,  刘晓彦 ,  张兴

IPC: G01R31/26

Abstract: 本发明公开了一种pMOSFET器件负偏置温度不稳定性寿命预测方法，包括：S1：施加负偏置应力之前，测量pMOSFET器件的初始特性，得到初始器件参数；S2：对该器件的栅极施加应力条件，且漏极电压为正常工作电压，在预设的时间间隔内对该器件进行应力老化测试；S3：对该器件进行参数测试，得到与老化时间相关的器件参数，直至总体应力时间结束；S4：漏极电压为正常工作电压下，重复步骤S2和S3，进行不同应力条件测试，以器件参数退化到临界点为准，得到相应应力条件下pMOSFET器件的失效时间；S5：利用不同应力条件下pMOSFET器件的失效时间，预测栅极电压为正常工作电压条件下的器件可靠性寿命，本发明的方法得到的器件失效时间比常规方法更短，因此更能反映pMOSFET器件的NBTI寿命。

公开(公告)号：CN102244105A

公开(公告)日：2011-11-16

申请号：CN201110166667.5

申请日：2011-06-20

Applicant: 北京大学

Inventor： 张鹏 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H01L29/87 ,  H01L29/74 ,  H01L29/06

CPC classification number: H01L29/87

Abstract: 本发明涉及半导体集成芯片的保护电路技术领域，特别涉及一种具有高维持电压低触发电压ESD特性的晶闸管，所述晶闸管从下至上依次包括：衬底层(311)、阱区层和栅氧层，所述阱区层包括N阱区和P阱区，所述N阱区邻接所述P阱区，所述N阱区和P阱区均与所述衬底层(311)相接触，所述阱区层包括一个N阱区(309)和一个P阱区(310)，所述P阱区(310)和N阱区(309)交界处设有第一N+掺杂区(305)，所述N阱区(309)设有第一P+掺杂区(304)，所述P阱区(310)设有第二N+掺杂区(306)和第二P+掺杂区(307)。本发明通过在原有晶闸管结构上进行改进，降低了晶闸管的触发电压，并提高了晶闸管的维持电压，使得晶闸管可较为理想的作为ESD箝位保护器件。

公开(公告)号：CN1164988C

公开(公告)日：2004-09-01

申请号：CN02100380.7

申请日：2002-01-17

Applicant: 北京大学

Inventor： 吉利久 ,  贾嵩 ,  王迎春 ,  刘凌 ,  兰景宏 ,  张钢刚 ,  傅一玲

IPC: G06F7/00

Abstract: 本发明涉及一种32位加法器电路结构。该电路在分组之间利用进位跳跃算法，分组内部采用ELM树形加法结构，采用新的进位结合结构将初始进位嵌入到进位链中，使得组内的进位传递实现并行，其关键路径延迟与组内的位数呈对数关系。该电路结构实现了速度快、面积小的加法器，具有连线简单、易于集成的优点，可以有效地实现32位和16位二进制加法运算。

公开(公告)号：CN104682950B

公开(公告)日：2017-07-18

申请号：CN201410740717.X

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑与非门电路以及异或门电路，通过对现有技术中基于延时的双轨预充逻辑与非门电路以及异或门电路的中PMOS晶体管或NMOS晶体管的位置变换以及增减PMOS晶体管或NMOS晶体管，实现对异或门和与非门电路的改进；改进后非门电路、异或门能实现更平衡的功耗、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN103227635B

公开(公告)日：2015-08-12

申请号：CN201310156562.0

申请日：2013-04-28

Applicant: 北京大学

Inventor： 贾嵩 ,  吕世公 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/0948

Abstract: 本发明公开了一种高速低功耗的CMOS全加器及其运算方法，所述全加器包括：异或和同或产生电路、进位输出电路和求本位和电路；异或和同或产生电路用于产生中间信号：异或信号P和同或信号异或和同或产生电路和进位输出电路共同产生进位输出信号；异或和同或产生电路、进位输出电路和求本位和电路共同产生CMOS全加器的本位和输出信号。本发明在保证传统CMOS全加器良好的驱动能力和健壮性的同时，减少全加器的中间节点和电容，减小输入信号的负载，减少使用晶体管的数量，在提高速度的同时，也降低功耗。当全加器单元构成Ｎ位纹波进位加法器链的时候，这种高速和低功耗的优势将更加明显。

公开(公告)号：CN104682954A

公开(公告)日：2015-06-03

申请号：CN201510065232.X

申请日：2015-02-06

Applicant: 北京大学

Inventor： 王源 ,  刘跃全 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03L7/085

Abstract: 本发明涉及一种半速率随机数据相位检测电路，通过综合鉴相器和电荷泵的功能，相位检测电路工作在半速率时钟状态下，根据输入数据和时钟的相位关系，产生相应的控制电压值。本发明提出的一种半速率随机数据相位检测电路应用于延时锁相环结构的时钟数据恢复电路中，优化的相位检测电路使时钟数据恢复电路工作在半速率时钟条件下，简化了电路设计复杂度和功率消耗。相位检测电路综合鉴相器和电荷泵的功能，并且全部采用数字逻辑单元实现，降低了整个时钟数据恢复电路的硬件实现代价。

公开(公告)号：CN104467815A

公开(公告)日：2015-03-25

申请号：CN201410737918.4

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑P及N型全加器电路，本发明将基于延时的双轨预充逻辑引入全加器的设计中，对现有的全加器进行改进，改进后全加器能实现更低的延时、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN104052472A

公开(公告)日：2014-09-17

申请号：CN201410256146.2

申请日：2014-06-10

Applicant: 北京大学

Inventor： 王源 ,  甘善良 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03L7/099

Abstract: 本发明公开了一种低相位噪声LC-VCO，所述一种低相位噪声LC-VCO包括PMOS管Mp1、Mp2、Mp3、Mp4；NMOS管Mn1、Mn2；固定电容C1、C2、Cc1、Cc2；可变电容Cvar1、Cvar2；两端电感ind；电阻R1、R2。本发明通过固定电容Cc1、Cc2将震荡电压波形耦合到并联的尾电流源的PMOS管的栅极上，采用尾电流源动态切换技术，减小了交叉耦合负阻MOS管的电流波形占空比，而且减少了尾电流源MOS管陷阱的产生，从而降低LC-VCO的相位噪声；另外，本发明将交叉耦合负阻PMOS的衬底接到地，从而降低了交叉耦合PMOS的阈值电压，使得负阻提供的电流增大，LC-VCO的相位噪声降低。

公开(公告)号：CN103997337A

公开(公告)日：2014-08-20

申请号：CN201410239798.5

申请日：2014-05-30

Applicant: 北京大学

Inventor： 王源 ,  甘善良 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03L7/099

Abstract: 本发明公开了一种低功耗低相位噪声电感电容压控振荡器(LC-VCO)。本发明电感电容压控振荡器采用开关控制的并联NMOS交叉耦合负阻单元，这些开关同时控制电容阵列，使得在不同的电容阵列选通情况下，有适当的交叉耦合负阻被选通接入电路以提供振荡能量，而不必在不同的电容阵列选通情况下一直提供最大振荡能量，因此，可以降低电路功耗。另外，本发明压控振荡器采用不同偏置电压的可变电容并联组合，增加了可变电容的电容—电压线性度，从而降低了可变电容带来的相位噪声。