公开(公告)号：CN1164988C

公开(公告)日：2004-09-01

申请号：CN02100380.7

申请日：2002-01-17

Applicant: 北京大学

Inventor： 吉利久 ,  贾嵩 ,  王迎春 ,  刘凌 ,  兰景宏 ,  张钢刚 ,  傅一玲

IPC: G06F7/00

Abstract: 本发明涉及一种32位加法器电路结构。该电路在分组之间利用进位跳跃算法，分组内部采用ELM树形加法结构，采用新的进位结合结构将初始进位嵌入到进位链中，使得组内的进位传递实现并行，其关键路径延迟与组内的位数呈对数关系。该电路结构实现了速度快、面积小的加法器，具有连线简单、易于集成的优点，可以有效地实现32位和16位二进制加法运算。

公开(公告)号：CN1360348A

公开(公告)日：2002-07-24

申请号：CN02100380.7

申请日：2002-01-17

Applicant: 北京大学

Inventor： 吉利久 ,  贾嵩 ,  王迎春 ,  刘凌 ,  兰景宏 ,  张钢刚 ,  傅一玲

IPC: H01L27/00 ,  H01L21/70

Abstract: 本发明涉及一种二进制数字加法器电路。该电路在分组之间利用进位跳跃算法,分组内部采用ELM树形加法结构,采用新的进位结合结构将初始进位嵌入到进位链中,使得组内的进位传递实现并行,其关键路径延迟与组内的位数呈对数关系。该电路结构实现了速度快、面积小的加法器,具有连线简单、易于集成的优点,可以有效地实现32位和16位二进制加法运算。