一种支持RAM测试的仿真器
    31.
    发明授权

    公开(公告)号:CN109101386B

    公开(公告)日:2021-11-09

    申请号:CN201810665136.2

    申请日:2018-06-26

    Inventor: 张洪波 刘刚 何燕

    Abstract: 本发明公开了一种支持RAM测试的仿真器,包括芯片功能调试模块、芯片功能模块、掉电产生模块、支持掉电测试的RAM模块4部分。掉电产生模块检测芯片功能模块的输出信号,产生掉电输入信号提供给支持掉电测试的RAM模块,在掉电输入信号的控制下,改变RAM模块中的RAM存储器的地址和数据的加解密方式,实现了芯片上电、RAM关电操作和RAM测试操作后,RAM存储器中原有数据读出发生改变的功能,从而支持在仿真器上对程序进行RAM测试的各种需求。本发明的仿真器与真实芯片RAM使用测试环境一致,能有效避免程序开发和芯片验证时,由于RAM差异而产生的设计问题。

    一种电路板IO连通性的测试装置

    公开(公告)号:CN113567832A

    公开(公告)日:2021-10-29

    申请号:CN202110771586.1

    申请日:2021-07-08

    Inventor: 张洪波 赵满怀

    Abstract: 本发明公开了一种电路板IO连通性的测试装置,测试装置包括测试控制模块、数据处理模块、数据校验模块、IO测试板。其中,数据处理模块通过IO接口信号连接至IO测试板,并配置输出IO管脚的电平状态,数据校验模块用于检测被测模块电路上任一路输入IO管脚的开路或短路的状态。本发明的测试装置用于电路板上MCU或FPGA芯片的IO与所连接的接插件的连通性测试,能准确检测出IO的开路或是相临两个IO的短路问题,快速定位电路板焊接或芯片IO失效问题,加快生产和测试效率。

    一种支持高低温测试的同测装置

    公开(公告)号:CN111650493A

    公开(公告)日:2020-09-11

    申请号:CN202010433749.0

    申请日:2020-05-21

    Inventor: 张洪波

    Abstract: 本发明介绍一种支持高低温测试的同测装置,涉及存储器测试技术领域。本发明的同测装置,包括IP功能测试模块、MCU测试主板和IP同测主板3部分。其中IP同测主板,由FPGA测试子板和被测芯片组成。FPGA测试子板中的FPGA芯片,将复杂的被测芯片的并行接口转换为信号个数较少的SPI接口,从而减少MCU测试主板与IP同测主板之间的高速数据排线的线个数。测试时只有IP同测主板放入高低温箱,而MCU测试主板在室温下工作,提升整套装置工作的可靠性。本发明的同测装置,支持数十个芯片的同时进行高低温测试,并支持对测试结果的定位分析,大大降低了测试成本,提升测试效率。

    一种具有禁止程序调试功能的仿真器

    公开(公告)号:CN110489206A

    公开(公告)日:2019-11-22

    申请号:CN201910604602.0

    申请日:2019-07-05

    Abstract: 本发明介绍一种具有禁止程序调试功能的仿真器,涉及到芯片安全调试技术领域。本发明的仿真器,包括仿真器控制模块和仿真器硬件模块。仿真器硬件模块中的调试模块包括调试寄存器模块、禁止调试模块和地址处理模块,仿真器控制模块通过对调试寄存器模块中的寄存器设置,实现运行、停止、单步、断点的调试操作。地址处理模块检测CPU模块的地址总线并输出禁止调试信号,禁止调试模块通过对CPU模块调试总线的控制实现禁止调试功能。本发明的仿真器,能有效保护程序代码及执行流程等安全敏感信息,为具有安全要求的芯片或芯片仿真器设计提供一种调试保护方案。

    一种高速读写RAM的接口电路及方法

    公开(公告)号:CN106571156B

    公开(公告)日:2018-09-18

    申请号:CN201610970631.5

    申请日:2016-10-28

    Abstract: 本发明介绍一种高速读写RAM的接口电路及方法,涉及到芯片仿真调试领域。本发明实现一个从设备的并行读写接口,包括数据总线和控制信号,控制信号包括时钟信号、读写信号、命令使能信号,接口电路包括IO接口模块、寄存器控制模块、RAM接口模块3部分组成,支持三种操作:配置地址操作、连续读RAM操作、连续写RAM操作。芯片仿真器通常采用RAM来仿真芯片的FLASH、EEPROM、ROM、RAM等存储器,本发明设计一种高速读写RAM的接口电路,可以加快芯片程序调试速度,提升开发效率。

    一种存储多个FPGA文件的装置及加载方法

    公开(公告)号:CN107908823A

    公开(公告)日:2018-04-13

    申请号:CN201710990267.3

    申请日:2017-10-23

    CPC classification number: G06F17/5054 G06F9/44521

    Abstract: 本发明涉及一种存储多个FPGA文件的装置及加载方法,其装置包括FPGA文件下载模块、通信单元、数据通路选择单元、FPGA文件存储单元、FPGA加载单元和FPGA单元。通信单元采用USB接口的控制器实现与FPGA文件下载模块的数据传输,负责把FPGA文件数据写入到FPGA文件存储单元;FPGA加载单元采用可编程CPLD实现FPGA文件的数据读取和FPGA单元配置;其方法包括在FPGA单元上电阶段,通过加载控制信号切换数据通路选择单元,把当前有效的FPGA文件数据加载到FPGA单元;其方法还包括FPGA文件下载模块可以下载新的FPGA文件,并发起重新配置FPGA单元的过程。这种装置及其方法充分利用FPGA的可配置特性,在一套装置上同时存储多个FPGA文件,实现多个FPGA文件的硬件功能,节约了硬件成本。

    一种保护芯片固件程序的仿真器及方法

    公开(公告)号:CN104680059B

    公开(公告)日:2017-11-03

    申请号:CN201310636809.9

    申请日:2013-12-03

    Inventor: 张洪波 陈峰

    Abstract: 本发明介绍一种保护芯片固件程序的仿真器及方法,涉及到芯片仿真技术领域。仿真器包括仿真器控制模块和仿真器硬件,仿真器硬件包括芯片功能调试模块、寄存器、停止信号产生模块和芯片功能模块。仿真器控制模块通过芯片功能调试模块设置寄存器,控制芯片功能模块产生软复位后CPU停止或是运行。保护芯片固件程序的方法:仿真器控制模块开启仿真器硬件的软复位停止功能,运行芯片固件程序中软复位指令后,自动停止在用户程序区的首地址,此时进入用户调试界面芯片固件程序不能访问,达到保护目的。本发明的仿真器实现自动切换到用户程序区并保护芯片固件程序的功能,具有设计简单、方便使用特点,为具有安全要求的芯片仿真器设计提供一种代码保护方案。

    一种支持NVM软断点调试的仿真器和方法

    公开(公告)号:CN104461859B

    公开(公告)日:2017-07-11

    申请号:CN201410427112.5

    申请日:2014-08-27

    Abstract: 本发明介绍一种支持NVM软断点调试的仿真器和方法,涉及芯片仿真技术领域。仿真器包括仿真器调试模块和仿真器硬件,仿真器硬件主要包括芯片功能调试模块、CPU、芯片MMU、芯片NVM、芯片RAM、调试RAM等模块。仿真器调试模块将擦写程序和断点数据分别写入调试RAM的擦写程序RAM和断点存储RAM中,并依据断点数据将芯片NVM中断点地址的代码备份到断点存储RAM,控制CPU执行擦写程序将NVM中断点地址的代码写为断点指令,实现断点设置功能;将芯片NVM中断点指令改回断点存储RAM备份的代码,实现断点清除功能。

    一种支持非接触时钟自适应功能测试的仿真器

    公开(公告)号:CN215814207U

    公开(公告)日:2022-02-11

    申请号:CN202121875049.3

    申请日:2021-08-11

    Inventor: 赵满怀 张洪波

    Abstract: 本实用新型公开了一种支持非接触时钟自适应功能测试的仿真器,仿真器通过仿真器管理模块和仿真器硬件实现能量通路选择和能量变化控制,提供给芯片仿真模块变化的能量,以实现芯片时钟自适应功能的测试。本发明仿真器支持非接触接口正常通信功能,同时支持能量随机变化的自适应功能测试要求。通过仿真器内部控制能量大小的变化,不需要人工或自动装置移动设备来改变能量的大小,操作简便节约成本,提高了开发和测试效率。

Patent Agency Ranking