-
公开(公告)号：CN102064187A
公开(公告)日：2011-05-18
申请号：CN200910237845.1
申请日：2009-11-11
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种碳化硅PIN微结构材料，包括：N型碳化硅衬底；位于该N型碳化硅衬底上的N-变浓度缓冲层；位于该N-变浓度缓冲层上的本征层；以及位于该本征层上的P+帽层。本发明同时公开了一种碳化硅PIN微结构材料的制作方法。本发明能制备表面光亮、电阻率均匀的SiC外延材料，其本征外延层背景载流子浓度可低至1015数量级，适用于半导体大功率电子电力器件。
-
公开(公告)号：CN101468786A
公开(公告)日：2009-07-01
申请号：CN200710304217.1
申请日：2007-12-26
Applicant: 中国科学院半导体研究所
IPC: B81C1/00
Abstract: 本发明是一种用于MEMS的碳化硅微通道、微通道阵列及其制备方法，它涉及半导体工艺加工衬底和化学气相沉积方法制备碳化硅。本发明在衬底上用半导体工艺刻蚀出凹槽微结构，凹槽之间留出台面，凹槽和台面的几何尺寸包括深度、宽度和长度以及它们的分布方式根据需要而定。此凹槽微结构用作制备碳化硅微通道的模版。然后用化学气相沉积方法在模版上制备一厚层碳化硅材料，此层碳化硅不仅完全覆盖衬底表面的微结构包括凹槽和台面，它还在凹槽顶部形成封闭结构，这样就在衬底上形成了以凹槽为模版的碳化硅微通道、微通道阵列。
-
公开(公告)号：CN101150055A
公开(公告)日：2008-03-26
申请号：CN200610126999.X
申请日：2006-09-18
Applicant: 中国科学院半导体研究所
IPC: H01L21/205 , C30B25/02 , B81C1/00 , B81C5/00
Abstract: 本发明一种用于MEMS器件的大面积3C－SiC薄膜的制备方法，其特征在于，包括如下步骤：1)取一衬底；2)将衬底外延生长面进行原位氢气刻蚀；3)在低压化学汽相沉积炉中在该衬底刻蚀面上外延生长一炭化层，此炭化层作为衬底和3C－SiC薄膜的过渡层，有利于制备3C－SiC薄膜；4)在炭化层上外延生长一3C－SiC薄膜；5)结束，完成3C－SiC薄膜的制作。
-
![降低磷离子注入[0001]取向的4H－碳化硅电阻率的方法](/CN/2004/1/9/images/200410049770.jpg)
公开(公告)号：CN1326219C
公开(公告)日：2007-07-11
申请号：CN200410049770.1
申请日：2004-06-28
Applicant: 中国科学院半导体研究所
IPC: H01L21/425 , C30B31/22
Abstract: 一种降低磷离子注入[0001]取向的4H-碳化硅电阻率的方法，其特征在于，包括如下步骤：通过模拟程序选定在4H-碳化硅上进行磷离子注入参数，以形成杂质在注入层中的均匀分布；将磷离子注入到4H-碳化硅(0001)晶面；注入的样品在纯净的氩气保护下高温退火。本发明通过控制磷离子注入速率，减少了注入损伤，从而改善了退火后注入层的结晶质量，使得在工艺处理难度降低的情况下(例如，注入温度和退火温度)，达到降低注入层电阻率的目的，样品表面平整光滑，而且并未观察到明显的表面Si的蒸发。
-
公开(公告)号：CN1716555A
公开(公告)日：2006-01-04
申请号：CN200410049770.1
申请日：2004-06-28
Applicant: 中国科学院半导体研究所
IPC: H01L21/425 , C30B31/22
Abstract: 一种降低磷离子注入(0001)取向的4H－碳化硅电阻率的方法，其特征在于，包括如下步骤：通过模拟程序选定在4H－碳化硅上进行磷离子注入参数，以形成杂质在注入层中的均匀分布；将磷离子注入到4H－碳化硅(0001)晶面；注入的样品在纯净的氩气保护下高温退火。本发明通过控制磷离子注入速率，减少了注入损伤，从而改善了退火后注入层的结晶质量，使得在工艺处理难度降低的情况下(例如，注入温度和退火温度)，达到降低注入层电阻率的目的，样品表面平整光滑，而且并未观察到明显的表面Si的蒸发。
-
Patent Agency Ranking
公开(公告)号：CN116288641A
公开(公告)日：2023-06-23
申请号：CN202310305165.9
申请日：2023-03-24
Applicant: 中国科学院半导体研究所
Abstract: 本公开实施例提供了一种电化学刻蚀装置及其刻蚀方法。其中，该电化学刻蚀装置包括夹具结构、容器结构和电源结构。夹具结构用于在电化学刻蚀过程中夹设目标刻蚀样片，以暴露目标刻蚀样片的刻蚀区域；在电化学刻蚀过程中，夹具结构设置在容器结构中，且刻蚀区域与容器结构中的电解质溶液接触；电源结构正极与夹具结构电连接，并且电源结构负极连接至与电解质溶液接触的阴极；其中，电解质溶液为氢氧化钾溶液和过氧化钠溶液的混合液。因此，基于本公开的上述电化学刻蚀装置，能够确保电化学刻蚀工艺的安全性更高，同时保证简单易操作，且能够在低成本以及低危险系数的情况下完成对碳化硅的高精度刻蚀。
-
公开(公告)号：CN111243941A
公开(公告)日：2020-06-05
申请号：CN202010045972.8
申请日：2020-01-15
Applicant: 中国科学院半导体研究所
IPC: H01L21/02
Abstract: 一种提高碳化硅少子寿命的方法，该方法包括将碳化硅外延层在氧气中升温氧化；保持温度不变，将得到的碳化硅通入NO气体进行氮氧氧化；将得到的碳化硅在缓冲液中浸泡去除氧化过程中在碳化硅外延层表面形成的氧化层；将得到的碳化硅在惰性气体下退火，即得到处理后的碳化硅。本发明通过使用高温、长时间氧化的方法，可将少子寿命提升至4微秒；本发明能获得低深能级缺陷密度，高少子寿命的SiC外延材料，适用于制作高压双极性半导体功率电子器件；SiC外延层少子寿命的提高，有利于外延层晶体质量的提高，有利于器件承受更高的功率，降低导通损耗。
-
公开(公告)号：CN107749393B
公开(公告)日：2020-01-17
申请号：CN201710913890.9
申请日：2017-09-29
Applicant: 中国科学院半导体研究所
IPC: H01L21/02
Abstract: 本公开提供了一种侧向异质掺杂碳化硅结构的生长方法，包括：利用第一石墨烯模板与硅源反应生成第一掺杂类型的第一碳化硅结构；在第一碳化硅结构的横向相邻部位，利用第二石墨烯模板与硅源反应生成第二掺杂类型的第二碳化硅结构；其中，第一石墨烯模板和第二石墨烯模板在同一平面的至少在部分区域上互补。本公开可以制备具有侧向pn结构的原子层厚度低维碳化硅半导体材料，且具有简便易行，容易推广等优点，具有较好的推广应用前景。
-
公开(公告)号：CN105002563B
公开(公告)日：2017-10-24
申请号：CN201510490656.0
申请日：2015-08-11
Applicant: 中国科学院半导体研究所
IPC: H01L21/36
Abstract: 一种碳化硅外延层区域掺杂的方法，包括：取一碳化硅衬底，并清洗干净；在衬底的表面外延一第一本征硅层；刻蚀，在第一本征硅层上形成第一图形化硅层，刻蚀深度到达衬底的表面；升高温度使第一本征硅层熔化，通入碳源，同时通入第一类型掺杂源，使熔化的第一图形化硅层形成第一类型掺杂的碳化硅，形成基片；低温下通入硅源，在基片上生长第二本征硅层；刻蚀，将第一类型掺杂的碳化硅上的第二本征硅层刻蚀掉，刻蚀深度到达第一类型掺杂的碳化硅的表面，形成第二图形化硅层；升高温度使第二图形化硅层熔化，通入碳源，同时通入第二类型掺杂源，使熔化的第二图形化硅层形成第二掺杂的碳化硅层；腐蚀硅残留，得到所需完整的具有第一、第二类区域掺杂类型碳化硅外延层，完成制备。
-
公开(公告)号：CN106876255A
公开(公告)日：2017-06-20
申请号：CN201710076020.0
申请日：2017-02-10
Applicant: 中国科学院半导体研究所
IPC: H01L21/04 , H01L29/06 , H01L29/423 , H01L29/78
Abstract: 本发明提供了一种碳化硅半导体器件，可应用于高压领域，由多个元胞并联形成，各元胞结构包括：p+衬底；外延层，位于所述衬底之上；两个离子注入的n势垒区，分别叠置于所述外延层上两侧；两个离子注入的p+屏蔽区，分别叠置在各所述n势垒区之上；两个p+基区，分别与各所述p+屏蔽区相邻；两个n+源区，分别叠置在各所述p+基区之上，且与所述p+基区相邻；集电极层，位于所述衬底之下；两个发射极，分别位于各所述p+基区和各n+源区之上；栅氧化层，位于所述两个n+源区之上；栅电极，位于所述栅氧化层之上。此外，本发明还提供了一种碳化硅半导体器件的制备方法，通过离子注入，在器件内部形成空穴势垒，提高发射极注入比，大幅提高器件导通性能。
-
-
-
-
-
-
-
-
-
Search Results
100
records
(took 0.033 seconds)
