-
公开(公告)号：CN109065540A
公开(公告)日：2018-12-21
申请号：CN201810886286.6
申请日：2018-08-06
Applicant: 中国科学院半导体研究所
CPC classification number: H01L27/0727 , H01L21/8213 , H01L29/0623
Abstract: 本发明提供了一种集成肖特基二极管(SBD)的碳化硅沟槽栅型金属氧化物‑半导体场效应晶体管(SiC UMOSFET)的结构及制备方法，其特征在于，在n型电流传输层(40)上通过注入形成p+型埋层(50)，并继续外延形成n型电流传输层(40)，使得p+型埋层(50)浮空，p+型埋层(50)能在阻断模式下有效降低栅槽氧化物中的电场以及肖特基接触位置的电场，使得该集成SBD的SiC UMOSFET具有较高的阻断能力，大大提高器件的高温、高场可靠性。同时，调整主沟槽(80)、主沟槽(80’)与p+型埋层(50)和n型电流传输层(40)的相对位置，使得MOSFET在第一象限工作时，MOSFET导通特性并未发生明显退化；在第三象限工作时，有效抑制MOSFET体内寄生pn二极管的导通，为肖特基二极管导电模式。集成SBD的SiC UMOSFET相比于分立的SBD和MOSFET器件，具有较低的总芯片面积。
-
公开(公告)号：CN108417617A
公开(公告)日：2018-08-17
申请号：CN201810164916.9
申请日：2018-02-27
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/423 , H01L29/45 , H01L29/78 , H01L21/336 , H01L21/28
CPC classification number: H01L29/7827 , H01L29/0684 , H01L29/401 , H01L29/4236 , H01L29/42364 , H01L29/45 , H01L29/66068
Abstract: 本公开提供了一种碳化硅沟槽型MOSFETs及其制备方法。所述MOSFETs的栅电极接触位于主沟槽侧壁，沟槽底部形成源电极金属接触，正向导通时，电子自下而上流经沟槽侧壁反型层，形成与传统沟槽型MOSFETs不同的逆向导通沟道；反向阻断时，沟槽底部的源电极金属接触有效屏蔽器件体区的高电场，使得器件栅介质电场大大降低，雪崩发生在器件体区的PN结处，所制备的碳化硅沟槽型MOSFETs具有较低的正向导通电阻和较高的反向阻断能力，且器件的静态、动态工作可靠性得到提高。
-
公开(公告)号：CN105810722A
公开(公告)日：2016-07-27
申请号：CN201610150734.7
申请日：2016-03-16
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7827 , H01L29/0684 , H01L29/66068
Abstract: 本发明公开了一种碳化硅MOSFET器件及其制作方法，该碳化硅MOSFET器件包括多个元胞，各元胞之间通过互联金属(12)相连接，每个元胞包括一个栅极、一个栅氧化层、两个源极、一个N型漂移层、一个N+缓冲层、一个N+衬底、漏极和隔离介质。本发明的工艺步骤中，接触区域开孔、蒸发接触金属并剥离使用的光刻板不仅在源极区域有图形，在栅极pad区域也存在图形。
-
公开(公告)号：CN107768238B
公开(公告)日：2020-08-04
申请号：CN201710914652.X
申请日：2017-09-29
Applicant: 中国科学院半导体研究所
IPC: H01L21/205
Abstract: 本公开提供了一种格栅调谐外延生长碳化硅薄膜的方法，包括：利用第一格栅贴紧碳化硅衬底的外延晶面，在未被第一格栅的栅条遮蔽的区域外延生长具有第一掺杂类型的第一外延结构；去除第一格栅，利用第二格栅遮蔽碳化硅衬底的外延晶面，在未被第二格栅的栅条遮蔽的区域外延生长具有第二掺杂类型的第二外延结构；其中，第二格栅的栅条和空格条的排布与第一格栅的栅条和空格条的排布互补，空格条可以流通生长气体，栅条不可以流通生长气体。本公开采用格栅做硬掩膜，限制生长气体在格栅的空格条区域与衬底表面接触并进行外延生长以制备掺杂区域，提高生长时间可以制备厚掺杂层；二次采用格栅调谐外延异质掺杂层后，即可制备高深宽比的掺杂区域。
-
公开(公告)号：CN106449757A
公开(公告)日：2017-02-22
申请号：CN201610859254.8
申请日：2016-09-28
Applicant: 中国科学院半导体研究所
CPC classification number: H01L29/7813 , H01L21/0445 , H01L29/0619 , H01L29/0623 , H01L29/66068
Abstract: 本发明公开了一种具有p型埋层和沟槽底部n型掺杂的SiC基UMOSFET的制备方法，其特征在于，在n-漂移层(3)上外延生长形成p型埋层(4)，在p型埋层(4)上外延生长形成n-漂移层(30)，在n-漂移层(30)上外延生长形成p型基区层(5)；在主沟槽(7)底部形成n型掺杂层(900)。在反向阻断状态下，有效降低栅氧化层(10)的电场；且由于p型埋层(4)和n型掺杂层(900)的屏蔽作用，p型基区层(5)的厚度大大降低，沟道降低至0.5um以下，提升通态性能。该种SiC基UMOSFET具有较高的巴俐加优值和较低的开关损耗。本发明还提供了一种SiC基UMOSFET的结构。
-
Patent Agency Ranking
公开(公告)号：CN108962977B
公开(公告)日：2021-08-20
申请号：CN201810762721.4
申请日：2018-07-12
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/423 , H01L29/45 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法。所述MOSFETs的侧墙栅电极接触位于主沟槽侧壁，沟槽底部形成源电极金属接触，并集成肖特基金属接触，第一象限正向导通时，电子自下而上流经沟槽侧壁反型层，形成与传统沟槽型MOSFETs不同的逆向导通沟道；第三象限正向导通时，肖特基二极管率先导通，有效抑制体内寄生PN二极管的导通；反向阻断时，沟槽底部的p型屏蔽层有效屏蔽器件体区的高电场，使得器件栅介质电场和肖特基接触电场大大降低，雪崩发生在器件体区的PN结处。该种集成SBD的碳化硅沟槽型MOSFETs具有较低的总芯片面积，同时满足良好的第一、三象限导通特性及反向阻断能力，且器件的静态、动态工作可靠性均得到提高。
-
公开(公告)号：CN108417617B
公开(公告)日：2020-12-15
申请号：CN201810164916.9
申请日：2018-02-27
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/423 , H01L29/45 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本公开提供了一种碳化硅沟槽型MOSFETs及其制备方法。所述MOSFETs的栅电极接触位于主沟槽侧壁，沟槽底部形成源电极金属接触，正向导通时，电子自下而上流经沟槽侧壁反型层，形成与传统沟槽型MOSFETs不同的逆向导通沟道；反向阻断时，沟槽底部的源电极金属接触有效屏蔽器件体区的高电场，使得器件栅介质电场大大降低，雪崩发生在器件体区的PN结处，所制备的碳化硅沟槽型MOSFETs具有较低的正向导通电阻和较高的反向阻断能力，且器件的静态、动态工作可靠性得到提高。
-
公开(公告)号：CN105810722B
公开(公告)日：2019-04-30
申请号：CN201610150734.7
申请日：2016-03-16
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种碳化硅MOSFET器件及其制备方法，该碳化硅MOSFET器件包括多个元胞，各元胞之间通过互联金属(12)相连接，每个元胞包括一个栅极、一个栅氧化层、两个源极、一个N型漂移层、一个N+缓冲层、一个N+衬底、漏极和隔离介质。本发明的工艺步骤中，接触区域开孔、蒸发接触金属并剥离使用的光刻板不仅在源极区域有图形，在栅极pad区域也存在图形。
-
公开(公告)号：CN109518277A
公开(公告)日：2019-03-26
申请号：CN201811309945.6
申请日：2018-11-05
Applicant: 中国科学院半导体研究所
Abstract: 本发明提供了一种采用熔融碱液对碳化硅表面进行区域腐蚀的方法，包括：步骤A：取一碳化硅晶片并清洗干净；步骤B：将碱涂布在碳化硅晶片指定区域；步骤C：在热板上将碳化硅晶片加热至第一温度并保温至指定时间，清洗残碱和反应物；步骤D：完成碳化硅晶片区域腐蚀。本发明避免了传统方法设备庞大，操作繁杂的劣势，并可以针对指定区域进行腐蚀观测，具有简便易行，容易推广等优点。
-
公开(公告)号：CN108962977A
公开(公告)日：2018-12-07
申请号：CN201810762721.4
申请日：2018-07-12
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/423 , H01L29/45 , H01L29/78 , H01L21/336 , H01L21/28
CPC classification number: H01L29/7827 , H01L29/0684 , H01L29/401 , H01L29/4236 , H01L29/42364 , H01L29/45 , H01L29/66068
Abstract: 本发明提供了一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法。所述MOSFETs的侧墙栅电极接触位于主沟槽侧壁，沟槽底部形成源电极金属接触，并集成肖特基金属接触，第一象限正向导通时，电子自下而上流经沟槽侧壁反型层，形成与传统沟槽型MOSFETs不同的逆向导通沟道；第三象限正向导通时，肖特基二极管率先导通，有效抑制体内寄生PN二极管的导通；反向阻断时，沟槽底部的p型屏蔽层有效屏蔽器件体区的高电场，使得器件栅介质电场和肖特基接触电场大大降低，雪崩发生在器件体区的PN结处。该种集成SBD的碳化硅沟槽型MOSFETs具有较低的总芯片面积，同时满足良好的第一、三象限导通特性及反向阻断能力，且器件的静态、动态工作可靠性均得到提高。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.028 seconds)
