-
公开(公告)号：CN103901342B
公开(公告)日：2017-09-29
申请号：CN201410101432.1
申请日：2014-03-18
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3183
Abstract: 一种基于掩码文件的FPGA精确故障注入系统及方法，包括掩码文件产生模块、故障注入过程控制模块和精确故障注入模块三个模块。掩码文件产生模块根据FPGA片上可编程资源与配置码流之间的映射关系生成掩码文件，并将掩码文件提供给故障注入过程控制模块；故障注入过程控制模块对接收到的掩码文件按数据帧为单位进行分析处理，再将掩码数据帧提供给精确故障注入模块；精确故障注入模块根据接收到的掩码数据帧，生成包括故障信息的单帧码流并注入FPGA中，故障注入过程控制模块采集故障注入结果并上传给上位机。本发明根据FPGA片上可编程资源进行精确注入，可以显著提高评估FPGA单粒子效应所需效率，有更强的针对性，从而有利于FPGA抗辐射加固技术的研究。
-
公开(公告)号：CN103840823A
公开(公告)日：2014-06-04
申请号：CN201410051652.8
申请日：2014-02-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 本发明涉及基于JTAG接口的宇航FPGA通用刷新电路，该刷新电路设计有7个输入管脚、8个输出管脚，分别与PROM与FPGA的管脚连接，通过JTAG接口对SRAM型FPGA进行回读操作，确定FPGA型号并校验回读数据，若发生错误则从正确的数据源读取码流，从码流中截取有效部分，并通过JTAG接口将有效码流重新写入FPGA的内部配置位，从而完成配置存储器的刷新，通过本发明中的刷新电路，能够及时检测并纠正宇航用FPGA的单粒子翻转，消除宇航用FPGA发生空间单粒子翻转导致的功能故障，提高宇航FPGA空间应用可靠性。
-
公开(公告)号：CN103744014A
公开(公告)日：2014-04-23
申请号：CN201310724722.7
申请日：2013-12-24
Applicant: 北京微电子技术研究所 , 中国运载火箭技术研究院
IPC: G01R31/3181
Abstract: 本发明提供了一种SRAM型FPGA单粒子辐照试验测试系统及方法，该试验系统包括上位机、电流监测采集板和测试板；电流监控采集板包括电流监控采集FPGA、电流采集单元、供电模块和第一通信接口；测试板包括控制处理FPGA、刷新芯片、SRAM、配置PROM、存储PROM、第二通信接口及被测FPGA；上位机负责流程控制和数据处理；电流监控采集板负责测试板的上电、断电和监测测试FPGA电流；测试板负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用刷新芯片代替现有辐照试验系统中的部分重配模块，可以更方便可靠地对被测芯片进行刷新；且本发明能够实现对触发器进行静态和动态翻转测试，结合两种方法可以得到更可靠的触发器翻转数据。
-
公开(公告)号：CN119849400A
公开(公告)日：2025-04-18
申请号：CN202411811231.0
申请日：2024-12-10
Applicant: 北京微电子技术研究所 , 西北工业大学
IPC: G06F30/3315 , G06F30/34 , G06F111/06 , G06F123/02
Abstract: 本发明属于电子设计自动化、静态时序分析领域，具体涉及一种用于FPGA静态时序分析的并行优化方法，旨在解决现有技术中静态时序分析计算效率低、编译时间长的问题。本发明方法包括：根据构建的面向FPGA的STA数据结构对时序图、时序约束进行内存布局优化；任务分解，并将每一层级的节点和边的计算任务分配多个并行内核并行执行、不同层级分配单一CPU线程按顺序执行；在执行时，对时序图进行遍历，标记待更新的节点和边；通过双向遍历计算，获取节点的有效的到达时间、节点的有效的需求时间，确定FPGA时序静态分析中的关键路径，生成FPGA静态时序分析的并行优化报告。本发明提高了静态时序分析中的计算效率，缩短了编译时间。
-
公开(公告)号：CN118551373B
公开(公告)日：2025-04-15
申请号：CN202410540554.4
申请日：2024-04-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种基于代码混淆技术的Verilog源码保护系统和方法，该系统包括：迭代仲裁器，用于将接收到的Verilog源码逐行输入到词法分析器中；将收到的混淆模式向下传递至仲裁器；词法分析器，用于对Verilog源码中的代码进行分析分类后输出；仲裁器，用于以混淆模式作为参考信息，对标识符进行仲裁后输出；随机混淆器，用于对标识符进行随机混淆处理后输出；格式处理器，用于对所有输入信息进行布局混淆处理后输出；输出器，用于输出混淆后的Verilog代码。本发明能够以很低的复杂度完成大规模Verilog硬件代码的混淆处理，实现对代码的加密处理，可实现对Verilog源码的模块名、输入输出信号、寄存器和连线等信息的隐藏，进而实现对Verilog源代码知识产权的保护。
-
Patent Agency Ranking
公开(公告)号：CN113505560B
公开(公告)日：2023-10-03
申请号：CN202110691125.3
申请日：2021-06-22
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F30/394 , G06F30/398
Abstract: 本发明涉及一种FPGA布线拥塞预测方法及系统，包括：首先将FPGA布线拥塞预测问题建模为图像转换问题；根据所述图像转换问题，提取出所需要的特征信息参数；定义循环一致性生成对抗网络模型对所述图像转换问题进行求解，得到布线拥塞预测的结果。通过本发明所设计的FPGA布线拥塞预测方法及系统，可以在布局阶段根据一系列的中间及结果文件，对布线拥塞的结果进行精准预测，从而降低布线迭代所需耗费的时间，进一步提升FPGA EDA工具的工作效率，为FPGA的健康可持续发展提供有力支撑。
-
公开(公告)号：CN109656870B
公开(公告)日：2023-07-04
申请号：CN201811378251.8
申请日：2018-11-19
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种SRAM型FPGA在轨动态重构管理的系统及方法，支持最多四通道、六种型号SRAM型FPGA，具备上电配置、动态配置、定时刷新、回读刷新、定时回读、动态重构、轮询校验的能力，多项工作任务在动态重构管理芯片的统一调度下进行切换，通过硬控制信号或串口控制指令进行工作模式调整，并且通过串口控制指令能够获取内部工作状态信息。
-
公开(公告)号：CN114879957A
公开(公告)日：2022-08-09
申请号：CN202210302675.6
申请日：2022-03-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种利用可扩展标签语言编辑Eclipse界面及调用工具的方法，利用编写好的XML文件对Eclipse界面进行设计开发，生成一个菜单界面，包括：菜单中的层次关系，每个菜单项的图标以及功能函数调用；或在Eclipse中调用外部工具，并为每个工具创建和传递参数，将配置参数以及外部工具调用指令以命令行的形式输出，完成后将生成结果在Eclipse中显示；或指定输入文件及文件类型，调用Eclipse的插件开发接口，完成对界面工具的使用。本方法中限定了Eclipse界面的布局，只需要利用XML文件创建或编辑界面中的不同元素并指定元素类型及属性，无需再进行排版设计、界面布局，从而减轻了界面设计的复杂程度；通过XML代码调用外部工具或使用Eclipse插件来完成功能设计，简化了代码设计过程，提高开发效率。
-
公开(公告)号：CN105702296A
公开(公告)日：2016-06-22
申请号：CN201610127480.7
申请日：2016-03-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种单粒子加固FPGA的用户寄存器状态捕获电路，包括用户寄存器、晶体管M3、晶体管M4、SRAM存储单元、捕获信号产生电路，晶体管M3、晶体管M4放置在用户寄存器、SRAM存储单元之间，捕获信号产生电路产生输出信号CAPTURE，控制导通晶体管M3、晶体管M4导通，实现数据捕获回读。本发明状态捕获电路与现有技术相比，通过进行捕获回读操作，如果发现配置存储器阵列中存储的配置码流发生单粒子翻转，可以进行动态部分重配，如果配置存储器阵列中存储捕获用户寄存器状态的SRAM存储单元状态出现错误，可以对相应的逻辑进行复位处理，显著降低了FPGA芯片的单粒子翻转累积效应。
-
公开(公告)号：CN103293468A
公开(公告)日：2013-09-11
申请号：CN201310121467.7
申请日：2013-04-09
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3185
Abstract: 一种便于器件故障敏感度测试的故障注入系统及方法，注入系统包括控制芯片、待测器件和对比器件，待测器件与对比器件为相同的FPGA芯片且均与控制芯片连接，控制芯片包括待测器件故障注入模块、运行激励模块、结果比较模块和错误信息上传模块。控制芯片通过翻转配置码流的方式将故障注入进待测芯片中，同时运行待测器件和对比芯片，之后对比两者的运行结果，如果结果相同，证明待测器件没有发生错误，对该位错误不敏感，反之，证明待测器件发生错误，该位为错误敏感位。本发明可以方便的检测可编程逻辑器件的故障敏感度。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.078 seconds)
