-
公开(公告)号：CN117453281A
公开(公告)日：2024-01-26
申请号：CN202311227240.0
申请日：2023-09-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种从嵌入式操作系统结构化设备驱动向非结构化设备驱动移植的方法，属于嵌入式操作系统兼容技术领域。该方法以一种对嵌入式平台和外围设备具有统一管理体系的嵌入式操作系统结构化的设备驱动为输入，分析嵌入式操作系统结构化设备驱动中各个部分，以更精细的粒度划分驱动代码，根据非结构化设备驱动的函数接口重新组合封装，实现对嵌入式平台和外围设备没有统一管理体系的非结构化设备驱动对新设备和复杂设备的驱动开发，化简了代码设计难度，提高开发效率，缩短开发时间。
-
公开(公告)号：CN105653409B
公开(公告)日：2019-02-01
申请号：CN201510993646.9
申请日：2015-12-25
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/22
Abstract: 本发明提供了一种基于数据类型转换的硬件仿真器验证数据提取系统，该系统包括SystemVerilog单元和SystemC单元两部分，其中，SystemVerilog单元接收从外部硬件仿真器输送来的输入，对输入数据进行检查后，将数据打包成数据包，之后发送给SystemC单元，SystemC单元将SystemVerilog中定义的六种数据类型按照一一对应的方式修改为SystemC中定义的六种数据类型，之后按照软件仿真器的仿真精度将数据包发送给软件仿真器，从而以比较高的效率将运行在硬件仿真器上的被测单元的运行结果提取出来，与运行在工作站上软件仿真器中的预先设定的结构进行对比，实现对被测单元运行结果的判定。这种方法具备数据包灵活、仿真速度快、软件仿真器接口灵活等多种优点。
-
公开(公告)号：CN118551373A
公开(公告)日：2024-08-27
申请号：CN202410540554.4
申请日：2024-04-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种基于代码混淆技术的Verilog源码保护系统和方法，该系统包括：迭代仲裁器，用于将接收到的Verilog源码逐行输入到词法分析器中；将收到的混淆模式向下传递至仲裁器；词法分析器，用于对Verilog源码中的代码进行分析分类后输出；仲裁器，用于以混淆模式作为参考信息，对标识符进行仲裁后输出；随机混淆器，用于对标识符进行随机混淆处理后输出；格式处理器，用于对所有输入信息进行布局混淆处理后输出；输出器，用于输出混淆后的Verilog代码。本发明能够以很低的复杂度完成大规模Verilog硬件代码的混淆处理，实现对代码的加密处理，可实现对Verilog源码的模块名、输入输出信号、寄存器和连线等信息的隐藏，进而实现对Verilog源代码知识产权的保护。
-
公开(公告)号：CN107045464B
公开(公告)日：2020-03-27
申请号：CN201710218603.2
申请日：2017-04-05
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种SPARC架构空间处理器中子效应试验测试系统，包括上位计算机、外部供电电源、示波器、监测控制板、信号连接排线以及被测空间处理器，上位计算机、外部供电电源、示波器以及监测控制板放置在监控室中，被测空间处理器放置在电路板上，与电路板一起放置在中子试验堆中的辐照区域内。监测控制板上的程序包括初始化程序、寄存器堆测试程序、数学计算测试程序、指令和数据Cache测试程序，用于实现对被测空间处理器的初始化、寄存器堆测试、数学计算测试、指令和数据Cache测试。本发明实现对SPARC架构空间处理器进行中子效应性能的评估。
-
公开(公告)号：CN104991859B
公开(公告)日：2017-08-25
申请号：CN201510350697.X
申请日：2015-06-23
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/36
Abstract: 基于测试指令序列的单粒子敏感器件的敏感性预估方法，充分考虑了器件不同测试程序之间的差异性，提供了一种通用的计算器件不同应用程序下单粒子敏感性的途径。本发明方法通过单粒子试验获取电路敏感单元的静态单粒子翻转截面，采用对不同资源分别进行分析得到其在执行某测试程序的总执行时间中所占比例，即占空因子的大小，进而将不同敏感单元的静态单粒子翻转截面与对应的占空因子相乘并相加，得到电路的单粒子敏感性。本发明方法解决了不同测试程序对不同资源调用时间不同而引起的单粒子敏感性差异问题，只需要对电路进行少量的单粒子试验就可以预估不同应用程序下电路的单粒子敏感性。
-
Patent Agency Ranking
公开(公告)号：CN104991859A
公开(公告)日：2015-10-21
申请号：CN201510350697.X
申请日：2015-06-23
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/36
Abstract: 基于测试指令序列的单粒子敏感器件的敏感性预估方法，充分考虑了器件不同测试程序之间的差异性，提供了一种通用的计算器件不同应用程序下单粒子敏感性的途径。本发明方法通过单粒子试验获取电路敏感单元的静态单粒子翻转截面，采用对不同资源分别进行分析得到其在执行某测试程序的总执行时间中所占比例，即占空因子的大小，进而将不同敏感单元的静态单粒子翻转截面与对应的占空因子相乘并相加，得到电路的单粒子敏感性。本发明方法解决了不同测试程序对不同资源调用时间不同而引起的单粒子敏感性差异问题，只需要对电路进行少量的单粒子试验就可以预估不同应用程序下电路的单粒子敏感性。
-
公开(公告)号：CN104484256A
公开(公告)日：2015-04-01
申请号：CN201410742112.4
申请日：2014-12-05
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/263
Abstract: 本发明公开了一种验证SPARC V8处理器寄存器堆纠检错功能的方法，通过软件编程的方法使其产生错误并注入到regfile的寄存器中，模拟regfile发生错误，之后再对注入错误的regfile进行读取，触发regfile的纠检错功能，再通过软件程序的执行结果判断regfile纠检错功能的正确性。这种方法可以实现对高可靠SPARC V8处理器的regfile数据位和校验位精确到位的错误注入，能够验证regfile纠检错功能，同时由于采用软件完成，实现简便，成本低、速度快，也能够与应用程序相结合，实现对应用程序中regfile错误处理程序功能的验证。
-
公开(公告)号：CN106775855B
公开(公告)日：2020-05-19
申请号：CN201611117877.4
申请日：2016-12-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F8/61
Abstract: 本发明公开了一种基于eclipse的flash烧写方法、插件和系统，其中，所述方法包括：确定第一初始化信息和第二初始化信息；第一初始化信息包括：调试支持单元DSU的串口号和波特率、处理器的型号、以及存储器控制寄存器的配置值；第二初始化信息包括：通信串口号和波特率；根据第一初始化信息对处理器进行初始化；在处理器初始化完成之后，根据第二初始化信息，对上位机和下位机进行握手测试；在握手成功后，根据烧写配置信息，将待烧写数据下载并烧写到下位机的flash中；烧写配置信息包括：flash的位宽、型号和擦除区域。通过本发明解决了现有flash烧写方式存在的烧写难度大、操作繁琐、效率低和通用性差的问题。
-
公开(公告)号：CN104484256B
公开(公告)日：2017-01-11
申请号：CN201410742112.4
申请日：2014-12-05
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/263
Abstract: 本发明公开了一种验证SPARC V8处理器寄存器堆纠检错功能的方法，通过软件编程的方法使其产生错误并注入到regfile的寄存器中，模拟regfile发生错误，之后再对注入错误的regfile进行读取，触发regfile的纠检错功能，再通过软件程序的执行结果判断regfile纠检错功能的正确性。这种方法可以实现对高可靠SPARC V8处理器的regfile数据位和校验位精确到位的错误注入，能够验证regfile纠检错功能，同时由于采用软件完成，实现简便，成本低、速度快，也能够与应用程序相结合，实现对应用程序中regfile错误处理程序功能的验证。
-
公开(公告)号：CN105653409A
公开(公告)日：2016-06-08
申请号：CN201510993646.9
申请日：2015-12-25
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/22
CPC classification number: G06F11/2273
Abstract: 本发明提供了一种基于数据类型转换的硬件仿真器验证数据提取系统，该系统包括SystemVerilog单元和SystemC单元两部分，其中，SystemVerilog单元接收从外部硬件仿真器输送来的输入，对输入数据进行检查后，将数据打包成数据包，之后发送给SystemC单元，SystemC单元将SystemVerilog中定义的六种数据类型按照一一对应的方式修改为SystemC中定义的六种数据类型，之后按照软件仿真器的仿真精度将数据包发送给软件仿真器，从而以比较高的效率将运行在硬件仿真器上的被测单元的运行结果提取出来，与运行在工作站上软件仿真器中的预先设定的结构进行对比，实现对被测单元运行结果的判定。这种方法具备数据包灵活、仿真速度快、软件仿真器接口灵活等多种优点。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.066 seconds)
