公开(公告)号：CN115346983A

公开(公告)日：2022-11-15

申请号：CN202210169606.2

申请日：2022-02-23

Applicant: 三星电子株式会社 ,  汉阳大学校产学协力团

Inventor： 郑在景 ,  柳民泰 ,  薛玹珠 ,  柳成原 ,  李元锡 ,  赵珉熙 ,  许栽硕

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体存储器件，包括：位线，在第一方向上延伸；沟道图案，在位线上并且包括与位线接触的第一氧化物半导体层和在第一氧化物半导体层上的第二氧化物半导体层，其中，第一氧化物半导体层和第二氧化物半导体层中的每一个包括与位线平行的水平部分以及从水平部分竖直地突出的第一竖直部分和第二竖直部分；第一字线和第二字线，在第二氧化物半导体层的第一竖直部分与第二竖直部分之间并且在第二氧化物半导体层的水平部分上；以及栅介电图案，在沟道图案与第一字线和第二字线之间。第二氧化物半导体层的厚度大于第一氧化物半导体层的厚度。

公开(公告)号：CN114765209A

公开(公告)日：2022-07-19

申请号：CN202210020435.7

申请日：2022-01-10

Applicant: 三星电子株式会社

Inventor： 柳民泰 ,  严祥训 ,  李基硕 ,  李玟洙 ,  李元锡 ,  赵珉熙

IPC: H01L29/04 ,  H01L29/786 ,  H01L27/108 ,  H01L27/11568

Abstract: 提供了一种通过改善界面特性同时减少泄漏电流而性能提高的半导体存储器装置以及制造其的方法。半导体存储器装置包括：导线，其位于衬底上；第一层间绝缘层，其暴露出导线并且在衬底上限定沟道槽；沟道层，其沿着沟道槽的底部和侧表面延伸；第一栅电极和第二栅电极，它们在沟道槽中彼此间隔开；第一栅极绝缘层，其位于沟道层与第一栅电极之间；以及第二栅极绝缘层，其位于沟道层与第二栅电极之间。沟道层包括顺序地堆叠在导线上的第一氧化物半导体层和第二氧化物半导体层。第一氧化物半导体层的结晶度大于第二氧化物半导体层的结晶度。

公开(公告)号：CN106599336B

公开(公告)日：2021-12-28

申请号：CN201610878494.2

申请日：2016-10-08

Applicant: 三星电子株式会社

Inventor： 张诚桓 ,  金成瞮 ,  都支星 ,  李元锡

IPC: G06F30/20

Abstract: 提供了一种半导体工艺模拟装置、一种半导体工艺模拟方法和一种执行半导体工艺模拟的计算装置。所述半导体工艺模拟方法包括：基于退火模拟将半导体工艺模拟划分成多个块；执行与从多个块中选择的块对应的形状模拟；以及基于与选择的块对应的形状模拟的结果数据，并行地执行与选择的块对应的多个离子注入模拟中的至少两个离子注入模拟。

公开(公告)号：CN111354726A

公开(公告)日：2020-06-30

申请号：CN201910766600.1

申请日：2019-08-20

Applicant: 三星电子株式会社

Inventor： 蔡教锡 ,  林兑旭 ,  卢弦均 ,  李元锡

IPC: H01L27/108

Abstract: 公开了一种存储器装置，所述存储器装置包括：基底，包括彼此隔开的第一有源区域和第二有源区域；器件隔离膜，位于基底上，器件隔离膜限定第一有源区域和第二有源区域；以及埋入字线结构，穿过第一有源区域与第二有源区域之间的低介电区域，其中，埋入字线结构包括栅电极和栅极绝缘层，栅电极位于栅极沟槽中，栅极绝缘层位于栅电极的在低介电区域的外部的部分与栅极沟槽之间，并且其中，气隙设置在栅电极的在低介电区域内的部分与栅极沟槽之间。

公开(公告)号：CN109427789A

公开(公告)日：2019-03-05

申请号：CN201810957390.X

申请日：2018-08-21

Applicant: 三星电子株式会社

Inventor： 徐亨源 ,  李元锡 ,  赵珉熙 ,  卞贤淑

IPC: H01L27/108

CPC classification number: H01L27/0886 ,  H01L29/0649 ,  H01L29/4236 ,  H01L29/4966 ,  H01L29/7851 ,  H01L27/10814 ,  H01L27/10823

Abstract: 公开了一种半导体器件，半导体器件包括衬底，衬底包括由器件隔离层限定的有源区。字线结构在形成在衬底的上部中的沟槽中。字线结构包括覆盖沟槽的内表面的栅极绝缘图案。栅极电极图案在栅极绝缘图案上。第一功函数图案在栅极绝缘图案和栅极电极图案之间。第二功函数图案在第一功函数图案上，并沿栅极电极图案的侧面延伸。第一功函数图案的顶面位于在栅极电极图案的底面以下的水平处。第一功函数图案具有比第二功函数图案大的功函数。

公开(公告)号：CN109390340A

公开(公告)日：2019-02-26

申请号：CN201810901544.3

申请日：2018-08-09

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  赵珉熙 ,  金奉秀 ,  金俊秀 ,  山田悟 ,  李元锡 ,  黄有商

IPC: H01L27/108

Abstract: 提供了半导体存储器件。一种半导体存储器件包括在第一沟槽中的隔离层和在隔离层上的第一栅电极部分。该半导体存储器件包括在第二沟槽中的第二栅电极部分。在一些实施方式中，第二栅电极部分在一方向上比第一栅电极部分宽。而且，在一些实施方式中，第二沟槽的上部区域比第二沟槽的下部区域在所述方向上与第一沟槽间隔开更大的距离。还提供了形成半导体存储器件的相关方法。

公开(公告)号：CN108155188A

公开(公告)日：2018-06-12

申请号：CN201711245214.5

申请日：2017-11-30

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  山田悟 ,  金俊秀 ,  朴洪来 ,  李元锡 ,  全南镐

IPC: H01L27/108

CPC classification number: H01L27/10805 ,  H01L27/10823 ,  H01L27/10876 ,  H01L29/161 ,  H01L29/20 ,  H01L27/10808 ,  H01L27/10814

Abstract: 一种半导体存储器件，包括：具有有源区的衬底；延伸跨过所述有源区的字线；在所述字线之间的所述有源区上的位线，所述位线和所述有源区之间的位线节点接触部；以及在所述有源区的端部上的存储节点接触部，其中所述位线节点接触部或所述存储节点接触部中的一个或多个包括硅锗。

公开(公告)号：CN106599336A

公开(公告)日：2017-04-26

申请号：CN201610878494.2

申请日：2016-10-08

Applicant: 三星电子株式会社

Inventor： 张诚桓 ,  金成瞮 ,  都支星 ,  李元锡

IPC: G06F17/50

CPC classification number: G06F17/5009 ,  G06F17/5081 ,  G06F2217/12

Abstract: 提供了一种半导体工艺模拟装置、一种半导体工艺模拟方法和一种执行半导体工艺模拟的计算装置。所述半导体工艺模拟方法包括：基于退火模拟将半导体工艺模拟划分成多个块；执行与从多个块中选择的块对应的形状模拟；以及基于与选择的块对应的形状模拟的结果数据，并行地执行与选择的块对应的多个离子注入模拟中的至少两个离子注入模拟。

公开(公告)号：CN1897305A

公开(公告)日：2007-01-17

申请号：CN200610105583.X

申请日：2006-07-17

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  朴东建 ,  李忠浩 ,  金圣求 ,  李元锡 ,  朴承培

IPC: H01L29/78 ,  H01L27/108 ,  H01L21/336 ,  H01L21/8242

CPC classification number: H01L29/792 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/115 ,  H01L27/11568 ,  H01L28/91 ,  H01L29/66833 ,  H01L29/7926

Abstract: 垂直沟道半导体衬底包括具有柱子的半导体衬底，该柱子具有上表面。绝缘栅电极围绕柱子的外围。绝缘栅电极在比柱子的上表面低的垂直水平面上具有上表面，以垂直地将绝缘栅电极与柱子的上表面分隔开。第一源区/漏区在与柱子相邻的衬底中。第二源区/漏区设置在柱子的上部区域中，包括柱子的上表面。接触焊盘接触柱子的整个上表面，以电连接到第二源区/漏区。