公开(公告)号：CN116779604A

公开(公告)日：2023-09-19

申请号：CN202310649570.2

申请日：2018-06-13

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  郑钟勳 ,  柳志秀 ,  李昇映 ,  宋泰中 ,  李在鹏

IPC: H01L27/02 ,  G06F30/392

Abstract: 提供一种集成电路及产生集成电路的布局的计算机实施方法，所述集成电路包含多个标准单元，各标准单元包含前段工艺(front‑end‑of‑line，FEOL)区域和在FEOL区域上的后段工艺(back‑end‑of‑line，BEOL)区域，FEOL区域包含在第一水平方向上延伸的至少一个栅极线。多个标准单元中的第一标准单元的BEOL区域包含在竖直方向上不与第一标准单元的FEOL区域交叠的檐部，檐部在垂直于第一水平方向的第二水平方向上突起。

公开(公告)号：CN107623509B

公开(公告)日：2023-06-20

申请号：CN201710574018.6

申请日：2017-07-14

Applicant: 三星电子株式会社

Inventor： 金夏永 ,  李达熙 ,  吴炯锡 ,  李根昊 ,  宋泰中 ,  赵成伟

IPC: H03K3/037 ,  H03K3/03

Abstract: 一种触发器包括输入接口、第一锁存器、第三反相器和第二锁存器。第三反相器和第五反相器包括：形成在第一类型的鳍上的被电力供应电压供应的第一电力触点和第二电力触点之间的第一类型的第一晶体管，以及形成在第二类型的鳍上的被接地电压供应的第一接地触点和第二接地触点之间的第二类型的第二晶体管。

公开(公告)号：CN108022613B

公开(公告)日：2023-03-31

申请号：CN201711051914.0

申请日：2017-10-30

Applicant: 三星电子株式会社

Inventor： 表锡洙 ,  郑铉泽 ,  宋泰中 ,  徐辅永

IPC: G11C11/16

Abstract: 公开了一种非易失性存储器器件的操作方法，该操作方法包括：将不同数据存储在连接到字线的第一和第二参考单元中，检查所述不同数据是否被异常存储在第一和第二参考单元中，以及当确定所述不同数据被异常存储在第一和第二参考单元中时，交换第一和第二参考单元。

公开(公告)号：CN108400129B

公开(公告)日：2023-02-28

申请号：CN201810131037.6

申请日：2018-02-08

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  宋泰中 ,  李昇映 ,  郑钟勋

IPC: H01L23/528 ,  H01L27/02

Abstract: 公开了一种集成电路。该集成电路包括沿第一方向延伸的第一有源区和第二有源区，沿基本上垂直于第一方向的第二方向延伸并且跨过第一有源区和第二有源区的第一栅极线以及包括在第一有源区上方与第一栅极线交叉的第一导电图案和在第一栅极线上方沿第二方向延伸并连接到第一导电图案的第二导电图案的第一接触跨接线。

公开(公告)号：CN114898791A

公开(公告)日：2022-08-12

申请号：CN202210610664.4

申请日：2017-01-25

Applicant: 三星电子株式会社

Inventor： 白尚叶 ,  金兑衡 ,  文大英 ,  徐东旭 ,  李仁学 ,  崔贤洙 ,  宋泰中 ,  崔在承 ,  姜贞明 ,  金训 ,  柳志秀 ,  张善泳

IPC: G11C11/418 ,  G11C11/413 ,  G11C7/08 ,  G11C11/419 ,  H01L23/528 ,  H01L27/02 ,  H01L27/092 ,  H01L27/11

Abstract: 一种半导体设备，包括：第一有源区域和第二有源区域，其沿第一方向延伸，所述第一有源区域和第二有源区域被设置在基底中；第一栅电极，其沿垂直于第一方向的第二方向延伸，其中，所述第一栅电极在第一有源区域和第二有源区域上连续延伸；第二栅电极，其在第一有源区域上沿第二方向延伸；第三栅电极，其在第一有源区域和第二有源区域上沿第二方向延伸；第一触点，其被设置在第一栅电极的第一侧处的第一有源区域上；第二触点，其被设置在第二栅电极的第二侧处的第一有源区域上；第三触点，其被设置在第一栅电极上；第四触点，其被设置在第二栅电极上；第一导线，其经由第三触点连接到第一栅电极；和第二导线，其与第一触点的部分、第二触点的部分和第四触点的部分重叠，其中，第一电压被提供给第二导线，其中，第二导线的至少一部分沿第一方向延伸，以及第二导线的至少一部分在平面图上与第二栅电极相交。

公开(公告)号：CN114898790A

公开(公告)日：2022-08-12

申请号：CN202210609658.7

申请日：2017-01-25

Applicant: 三星电子株式会社

Inventor： 白尚叶 ,  金兑衡 ,  文大英 ,  徐东旭 ,  李仁学 ,  崔贤洙 ,  宋泰中 ,  崔在承 ,  姜贞明 ,  金训 ,  柳志秀 ,  张善泳

IPC: G11C11/418 ,  G11C11/413 ,  G11C7/08 ,  G11C11/419 ,  H01L23/528 ,  H01L27/02 ,  H01L27/092 ,  H01L27/11

Abstract: 一种半导体设备，包括：基底，其包括沿第一方向延伸的第一有源区域和第二有源区域，第一有源区域和第二有源区域沿垂直于第一方向的第二方向布置；第一栅电极，其在第一有源区域和第二有源区域上沿第二方向延伸；第二栅电极，其在第一有源区域上沿第二方向延伸；第三栅电极，其在第二有源区域上沿第二方向延伸；第一源极区域和第一漏极区域，其位于第一有源区域上，并且位于第一栅电极的两侧；第二源极区域和第二漏极区域，其位于第一有源区域上，并且位于第二栅电极的两侧；第三源极区域和第三漏极区域，其位于第二有源区域上，并且位于第一栅电极的两侧；第四源极区域和第四漏极区域，其位于第二有源区域上，并且位于第三栅电极的两侧；第一导线，其电性连接到第一栅电极；第二导线，其电性连接到第二栅电极、第一源极区域和第二源极区域；第三导线，其电性连接到第三栅电极、第三源极区域和第四源极区域；和第四导线，其电性连接到第一漏极区域、第二漏极区域、第三漏极区域和第四漏极区域，其中，第一电压被提供给第二导线，以及其中，第二电压被提供给第三导线。

公开(公告)号：CN107039417B

公开(公告)日：2022-06-21

申请号：CN201611023256.X

申请日：2016-11-21

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  李昇映 ,  郑钟勋 ,  林辰永 ,  梁箕容 ,  白尚训 ,  宋泰中

IPC: H01L27/02

Abstract: 半导体装置包含：导体，其安置于衬底上；第一触点，其安置于导体上；第二触点，其具有安置于第一触点上的第一部分以及在平行于衬底的方向上远离第一部分伸出的第二部分，其中第一和第二触点安置于绝缘层中；通孔，其安置于绝缘层和第二触点的第二部分上；以及金属线，其安置于通孔上。

公开(公告)号：CN106469567B

公开(公告)日：2021-11-30

申请号：CN201610576170.3

申请日：2016-07-20

Applicant: 三星电子株式会社 ,  延世大学校产学协力团

Inventor： 郑韩蔚 ,  林优镇 ,  宋泰中 ,  郑盛旭 ,  金奎泓

IPC: G11C11/418 ,  G11C7/06 ,  G11C7/10

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：存储器单元；感测电路，通过第一位线以及与第一位线不同的第二位线连接到存储器单元，感测电路被构造为感测存储在存储器单元中的数据；以及位线电压控制电路，通过第一位线和第二位线连接到存储器单元，位线电压控制电路被构造为将第一位线预充电到小于电源电压的第一电压并且将第二位线预充电到小于电源电压且与第一电压不同的第二电压。

公开(公告)号：CN104657535B

公开(公告)日：2019-10-18

申请号：CN201410591856.0

申请日：2014-10-29

Applicant: 三星电子株式会社

Inventor： 白尚训 ,  吴祥奎 ,  河罗野 ,  白承元 ,  宋泰中

IPC: G06F17/50 ,  H01L27/02

Abstract: 本发明公开了一种布局设计系统、一种布局设计方法和一种半导体装置。所述布局设计系统包括：处理器；存储单元，被配置为存储具有第一面积的第一单元设计，其中，在第一单元设计中，在第一单元设计的边界上未布置端子；以及设计模块，被配置为通过在第一单元设计的边界上布置端子来产生具有大于第一面积的第二面积的第二单元设计。

公开(公告)号：CN105590899B

公开(公告)日：2019-08-16

申请号：CN201510736964.7

申请日：2015-11-03

Applicant: 三星电子株式会社

Inventor： 宋泰中 ,  金丁汉

IPC: H01L21/8238

CPC classification number: H01L27/0928 ,  H01L27/0207 ,  H01L27/092 ,  H03K3/356156

Abstract: 一种半导体集成电路。第一有源区域和第二有源区域采用不同类型的杂质掺杂，沿着第一方向延伸并且在第二方向上彼此分隔开。位于第一有源区域以及隔离层的第一有源区域和第二有源区域之间的第一部分上的第一栅极结构和第三栅极结构沿着第二方向延伸并且在第一方向彼此分隔开。位于第二有源区域和第一部分上的第二栅极结构和第四栅极结构沿着第二方向延伸并且在第一方向上彼此分隔开，第二栅极结构在第二方向上与第一栅极结构面对并且分隔开，第四栅极结构在第二方向上与第三栅极结构面对并且分隔开。第一接触件至第四接触件分别位于第一栅极结构至第四栅极结构的一部分上。第一接触件和第四接触件彼此电连接，第二接触件和第三接触件彼此电连接。