集成电路及产生集成电路的布局的计算机实施方法

    公开(公告)号:CN109087914A

    公开(公告)日:2018-12-25

    申请号:CN201810609378.X

    申请日:2018-06-13

    Abstract: 提供一种集成电路及产生集成电路的布局的计算机实施方法,所述集成电路包含多个标准单元,各标准单元包含前段工艺(front-end-of-line,FEOL)区域和在FEOL区域上的后段工艺(back-end-of-line,BEOL)区域,FEOL区域包含在第一水平方向上延伸的至少一个栅极线。多个标准单元中的第一标准单元的BEOL区域包含在竖直方向上不与第一标准单元的FEOL区域交叠的檐部,檐部在垂直于第一水平方向的第二水平方向上突起。

    半导体器件
    3.
    发明授权

    公开(公告)号:CN111490044B

    公开(公告)日:2025-03-28

    申请号:CN201911239542.3

    申请日:2019-12-05

    Abstract: 一种半导体器件包括第一组有源鳍和第一扩散防止图案。第一组有源鳍在第二方向上彼此间隔开,并且第一组有源鳍中的每一个在包括第一区域和第二区域在内的衬底的第一区域上沿与第二方向不同的第一方向延伸。第一扩散防止图案沿第二方向在衬底的第一区域上延伸穿过第一组有源鳍。第一组有源鳍包括第一有源鳍和第二有源鳍。第一扩散防止图案延伸穿过第一有源鳍在第一方向上的中央部分以划分第一有源鳍,并且延伸穿过并接触第二有源鳍在第一方向上的端部。

    标准单元及包括其的集成电路
    4.
    发明公开

    公开(公告)号:CN118507481A

    公开(公告)日:2024-08-16

    申请号:CN202410548964.3

    申请日:2018-04-11

    Abstract: 提供了标准单元及包括其的集成电路。该集成电路包括:多个标准单元,每个标准单元包括在第一方向上延伸的至少一个有源区域、在第二方向上延伸的至少一个栅线以及形成在第一导电层中的至少一个图案;以及多个电源轨,沿着所述多个标准单元的边界在第一方向上延伸。所述多个电源轨中的第一电源轨包括第一图案,第一图案形成在比第一导电层高的第二导电层中并沿着所述多个标准单元中的第一标准单元的边界在第一方向上延伸。第一图案在第一方向上的长度小于第一标准单元在第一方向上的长度。

    标准单元及包括其的集成电路

    公开(公告)号:CN108695315B

    公开(公告)日:2024-05-17

    申请号:CN201810319727.4

    申请日:2018-04-11

    Abstract: 提供了标准单元及包括其的集成电路。该集成电路包括:电源轨,包括在垂直方向上彼此间隔开的第一导电线和第二导电线,其中第一导电线和第二导电线在第一水平方向上彼此平行地延伸,并彼此电连接以向第一标准单元供应电力,其中第一导电线和第二导电线设置在第一标准单元的边界处;以及第三导电线,在第一导电线与第二导电线之间,并在与第一水平方向正交的第二水平方向上延伸,以传送第一标准单元的输入信号或输出信号。

    包括马蹄足结构导电图案的集成电路

    公开(公告)号:CN117558726A

    公开(公告)日:2024-02-13

    申请号:CN202311302918.7

    申请日:2019-05-09

    Abstract: 本公开提供了包括马蹄足结构导电图案的集成电路。该集成电路包括标准单元。标准单元可以包括多条栅线和多个第一布线。所述多个第一布线可以包括马蹄足结构导电图案,该马蹄足结构导电图案包括彼此间隔开的第一导电图案和第二导电图案。第一导电图案和第二导电图案中的每个可以包括在第一方向上延伸的第一线图案和在垂直于第一方向的方向上从第一线图案的一端突出的第二线图案。所述多条栅线可以在第一方向上彼此间隔开第一节距,并且所述多个第二布线可以在第一方向上彼此间隔开第二节距。第一节距可以大于第二节距。

    集成电路
    8.
    发明公开
    集成电路 审中-实审

    公开(公告)号:CN116779604A

    公开(公告)日:2023-09-19

    申请号:CN202310649570.2

    申请日:2018-06-13

    Abstract: 提供一种集成电路及产生集成电路的布局的计算机实施方法,所述集成电路包含多个标准单元,各标准单元包含前段工艺(front‑end‑of‑line,FEOL)区域和在FEOL区域上的后段工艺(back‑end‑of‑line,BEOL)区域,FEOL区域包含在第一水平方向上延伸的至少一个栅极线。多个标准单元中的第一标准单元的BEOL区域包含在竖直方向上不与第一标准单元的FEOL区域交叠的檐部,檐部在垂直于第一水平方向的第二水平方向上突起。

    测试元件组和测试方法
    9.
    发明公开

    公开(公告)号:CN115407177A

    公开(公告)日:2022-11-29

    申请号:CN202210557858.2

    申请日:2022-05-19

    Abstract: 提供了测试元件组(TEG)和测试方法,所述TEG与晶片上的至少一个存储器芯片相邻设置,所述TEG包括:环形振荡器,所述环形振荡器被配置为基于通过第一焊盘并从测试装置接收到的直流(DC)信号输出时钟信号;第一分频器,所述第一分频器被配置为对所述时钟信号进行分频并输出第一分频信号;以及时序电路组,所述时序电路组被配置为接收所述时钟信号和所述第一分频信号,基于所述时钟信号和所述第一分频信号生成测试信号,并且通过第二焊盘将所述测试信号输出到所述测试装置。所述时序电路组包括具有与包括在所述至少一个裸片中的至少一个电路相对应的配置的时序电路。

    半导体器件
    10.
    发明公开

    公开(公告)号:CN111490044A

    公开(公告)日:2020-08-04

    申请号:CN201911239542.3

    申请日:2019-12-05

    Abstract: 一种半导体器件包括第一组有源鳍和第一扩散防止图案。第一组有源鳍在第二方向上彼此间隔开,并且第一组有源鳍中的每一个在包括第一区域和第二区域在内的衬底的第一区域上沿与第二方向不同的第一方向延伸。第一扩散防止图案沿第二方向在衬底的第一区域上延伸穿过第一组有源鳍。第一组有源鳍包括第一有源鳍和第二有源鳍。第一扩散防止图案延伸穿过第一有源鳍在第一方向上的中央部分以划分第一有源鳍,并且延伸穿过并接触第二有源鳍在第一方向上的端部。

Patent Agency Ranking