集成电路及产生集成电路的布局的计算机实施方法

    公开(公告)号:CN109087914B

    公开(公告)日:2023-06-23

    申请号:CN201810609378.X

    申请日:2018-06-13

    Abstract: 提供一种集成电路及产生集成电路的布局的计算机实施方法,所述集成电路包含多个标准单元,各标准单元包含前段工艺(front‑end‑of‑line,FEOL)区域和在FEOL区域上的后段工艺(back‑end‑of‑line,BEOL)区域,FEOL区域包含在第一水平方向上延伸的至少一个栅极线。多个标准单元中的第一标准单元的BEOL区域包含在竖直方向上不与第一标准单元的FEOL区域交叠的檐部,檐部在垂直于第一水平方向的第二水平方向上突起。

    集成电路及产生集成电路的布局的计算机实施方法

    公开(公告)号:CN109087914A

    公开(公告)日:2018-12-25

    申请号:CN201810609378.X

    申请日:2018-06-13

    Abstract: 提供一种集成电路及产生集成电路的布局的计算机实施方法,所述集成电路包含多个标准单元,各标准单元包含前段工艺(front-end-of-line,FEOL)区域和在FEOL区域上的后段工艺(back-end-of-line,BEOL)区域,FEOL区域包含在第一水平方向上延伸的至少一个栅极线。多个标准单元中的第一标准单元的BEOL区域包含在竖直方向上不与第一标准单元的FEOL区域交叠的檐部,檐部在垂直于第一水平方向的第二水平方向上突起。

    集成电路
    4.
    发明公开
    集成电路 审中-实审

    公开(公告)号:CN116779604A

    公开(公告)日:2023-09-19

    申请号:CN202310649570.2

    申请日:2018-06-13

    Abstract: 提供一种集成电路及产生集成电路的布局的计算机实施方法,所述集成电路包含多个标准单元,各标准单元包含前段工艺(front‑end‑of‑line,FEOL)区域和在FEOL区域上的后段工艺(back‑end‑of‑line,BEOL)区域,FEOL区域包含在第一水平方向上延伸的至少一个栅极线。多个标准单元中的第一标准单元的BEOL区域包含在竖直方向上不与第一标准单元的FEOL区域交叠的檐部,檐部在垂直于第一水平方向的第二水平方向上突起。

Patent Agency Ranking