-
-
公开(公告)号:CN109461466B
公开(公告)日:2023-08-01
申请号:CN201810886322.9
申请日:2018-08-06
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 一种电阻式存储器器件包括:电压发生器,根据写入使能信号的激活生成写入字线电压;开关电路,响应于写入使能信号输出写入字线电压和读取字线电压中的一个作为输出电压;字线功率路径,连接到开关电路以接收输出电压;以及根据施加到字线功率路径的电压驱动字线的字线驱动器,其中写入命令在写入使能信号激活之后的特定延迟之后开始被接收,并且响应于所接收的写入命令在写入使能信号的激活时段内执行写入操作。
-
公开(公告)号:CN109509492A
公开(公告)日:2019-03-22
申请号:CN201811072217.8
申请日:2018-09-14
Applicant: 三星电子株式会社
IPC: G11C11/16
CPC classification number: G11C13/004 , G11C11/1655 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/5607 , G11C2013/0054 , G11C11/1697
Abstract: 本发明提供一种控制电阻式存储器中的参考单元以识别存储在多个存储单元中的值的方法。所述方法包含:将第一值写入至多个存储单元;向参考单元提供单调递增或单调递减的参考电流。所述方法包含:在将参考电流中的每一个提供给参考单元时读取多个存储单元,以及基于读取的结果的集合来确定读取参考电流。也提供一种包含参考单元的电阻式存储器装置。
-
公开(公告)号:CN109542666B
公开(公告)日:2024-06-18
申请号:CN201811106617.6
申请日:2018-09-21
Applicant: 三星电子株式会社
Abstract: 公开一种用于支持纠错码的装置及其测试方法。一种根据本发明构思的示例实施例的用于支持用于存储器测试的测试模式的装置可包括:存储器,被配置为接收并存储写入数据,并且从存储的写入数据输出读取数据;纠错码(ECC)引擎,被配置为通过对输入数据进行编码来生成写入数据,并且当N是正整数时,通过校正包括在接收数据中的N位或更少位的错误位来生成输出数据;错误插入电路,被配置为在正常模式下将读取数据作为接收数据提供给ECC引擎,并且在测试模式下将通过使读取数据的小于N位的至少一个位反相而获得的数据作为接收数据提供给ECC引擎。
-
公开(公告)号:CN107123443B
公开(公告)日:2020-10-27
申请号:CN201710067659.2
申请日:2017-02-07
Applicant: 三星电子株式会社
Abstract: 一种一次可编程存储器及其数据写入方法。所述一次可编程(OTP)存储器包括:OTP单元阵列,包括设置在多条字线和多条位线彼此交叉的位置处的多个OTP单元;写入电路,被配置为通过一次选择所述多条位线中的一条位线和对连接到选择的位线的选择的OTP单元进行编程来对所述多个OTP单元进行编程,其中,写入电路还被配置为检测选择的位线的电压电平,并当检测的电压电平指示选择的OTP单元处于已编程状态时选择另一位线。
-
公开(公告)号:CN109390017A
公开(公告)日:2019-02-26
申请号:CN201810908939.6
申请日:2018-08-10
Applicant: 三星电子株式会社
IPC: G11C16/24
Abstract: 本申请提供了非易失性存储器装置和非易失性存储器装置的操作方法。所述非易失性存储器装置包括:存储器单元,其包括存储器单元和伪单元;行解码器,其通过字线连接至存储器单元;伪字线偏置电路,其通过伪字线连接至伪单元;写驱动器和读出放大器,其通过位线连接至存储器单元;以及伪位线偏置电路,其通过伪位线连接至伪单元。伪字线偏置电路被构造为将相同或不同的电压施加至对应的各条伪字线,以将选择的伪单元关断,和调整流动通过伪单元的漏电流;并且通过对伪单元中的漏电流的调整而使存储器单元中的漏电流保持在基本均匀的电平。
-
-
公开(公告)号:CN119943109A
公开(公告)日:2025-05-06
申请号:CN202411572845.8
申请日:2024-11-06
Applicant: 三星电子株式会社
Abstract: 公开了存储器装置、存储器系统和操作存储器装置的方法。所述存储器装置包括:存储器单元阵列,包括分别连接到多条位线的多个存储器单元;第一复用器,包括连接到所述多条位线的多个晶体管;参考电路,生成参考电流;解码电路,将参考电流传输至第一复用器;以及控制逻辑电路,连接到参考电路和解码电路。控制逻辑电路控制解码电路将参考电流施加至连接到所述多条位线之中的至少两条位线中的每条的晶体管,使得第一电流流过所述至少两条位线。
-
-
公开(公告)号:CN111755050A
公开(公告)日:2020-10-09
申请号:CN202010221081.3
申请日:2020-03-25
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 一种非易失性存储器件可以包括:存储单元,包括第一可变电阻器,该第一可变电阻器的一端连接到第一节点,另一端通过单元晶体管连接到第二节点;以及参考单元,包括第二可变电阻器,该第二可变电阻器的一端连接到第三节点,另一端通过参考单元晶体管连接到第四节点,其中单元晶体管的栅极和参考单元晶体管的栅极连接到字线。存储单元中流动的第一读取电流的方向与参考单元中流动的第二读取电流的方向彼此相反。
-
-
-
-
-
-
-
-
-