-
公开(公告)号:CN103680639A
公开(公告)日:2014-03-26
申请号:CN201310635260.1
申请日:2013-11-29
Applicant: 西安空间无线电技术研究所
IPC: G11C29/44
Abstract: 一种随机存储器的周期性自检错恢复方法,可对随机存储器进行容错和纠错设计。方法首先将随机存储器进行冗余处理,设计判决模块对冗余的输出结果进行三取二判决和一致性比较,判决结果做为纠错输入,一致性比较结果作为纠错使能。同时地址产生模块周期性产生存储器读取地址实现检错控制。本发明可为易由于外因(例如空间辐射环境)而产生错误的随机存储器提供一种检错和纠错的方法,改变传统冗余容错技术的错误累积失效问题,纠错能力不受纠检错算法限制,有效的对存储器进行防护。
-
公开(公告)号:CN113541652B
公开(公告)日:2024-05-14
申请号:CN202011359932.7
申请日:2020-11-27
Applicant: 西安空间无线电技术研究所
IPC: H03K3/013
Abstract: 一种基于商用工艺的低资源消耗DICE触发器设计方法,在不影响芯片设计流程的情况下,从65nm商用MOS器件SEU发生机理出发,利用多节点电荷共享收集所产生的节点翻转再恢复Recovery效应,对在DICE触发器单元的物理版图层面实现抗SEU的加固设计,实现代价小、资源消耗低、可靠性高的目的。
-
公开(公告)号:CN107945827B
公开(公告)日:2020-09-18
申请号:CN201711028717.7
申请日:2017-10-29
Applicant: 西安空间无线电技术研究所
IPC: G11C11/406 , G06F17/12
Abstract: 一种基于Virtex5器件的位流文件解析方法及定时刷新方法,其中解析方法步骤如下:(1)对Virtex5型至少8个系列的器件进行底层架构分析,确定每个系列器件的资源类型;(2)对每个系列器件的位流文件帧结构进行分析,确定每帧的bit数以及包含的资源类型、大小、位置,计算位流文件的总bit数;(3)根据步骤(1)、(2)的结果,通过ISE生成Virtex5型对应系列器件的位流文件,根据生成的位流文件的总bit数与步骤(2)中计算的总bit数进行比较,判断步骤(1)(2)的分析是否准确,若准确执行步骤(4),否则重新从步骤(1)开始分析;(4)针对每个系列的器件,根据位流文件的总bit数构建以资源类型长度为未知数的多元方程,得到一个多元方程组,求解该方程组,得到资源类型的大小。
-
公开(公告)号:CN107967296B
公开(公告)日:2020-06-09
申请号:CN201711050579.2
申请日:2017-10-31
Applicant: 西安空间无线电技术研究所
IPC: G06F16/174
Abstract: 一种快速低资源开销的改进LZO压缩方法,首先根据回指距离构建LZO压缩方法对新字符进行压缩的第一压缩格式及对应的第一压缩算法、第二压缩格式及对应的第二压缩算法,然后记录进行LZO压缩的新字符长度,根据新字符长度、回指距离选择的压缩格式及对应的压缩算法进行LZO压缩。本发明以LZO算法为基础,对比特文件进行统计分析,在保留哈希运算的前提下提出一套新的压缩格式,该压缩格式种类划分少,判断方式简单,在几乎不降低压缩率的前提下减小回指距离,压缩与解压缩速度均有较大提高,更便于硬件实现和宇航应用,具有很好的使用价值。
-
公开(公告)号:CN106407285B
公开(公告)日:2019-11-29
申请号:CN201610752157.9
申请日:2016-08-26
Applicant: 西安空间无线电技术研究所
IPC: G06F16/174
Abstract: 一种基于RLE和LZW的优化比特文件压缩与解压缩方法,通过对FPGA配置比特文件进行数据格式分析,抠出比特文件的头部控制字,从真实配置数据开始,采用游长为4的RLE编码进行初步压缩,再进行LZW压缩进一步提升压缩率。解压缩时为压缩的逆过程,先进行LZW解压缩还原出中间数据,再对不包含头部控制字的数据部分进行RLE解压缩,还原出原始的FPGA配置比特文件。该方法综合考虑了压缩/解压缩的时间和压缩率,与Xilinx自带的压缩工具比较,与单纯应用RLE算法,单纯应用LZW算法比较,实现了压缩率与压缩速度的双赢。解决了Xilinx先进型号FPGA配置比特文件过大的问题,节省了存储芯片的开销,为FPGA在轨重构技术提供了关键技术支撑。
-
公开(公告)号:CN109450407A
公开(公告)日:2019-03-08
申请号:CN201811101647.8
申请日:2018-09-20
Applicant: 西安空间无线电技术研究所
Abstract: 本发明公开了一种基于SMIC 65nm商用工艺的抗SEU和SET的DICE触发器设计方法,首先使用堆叠CMOS电路替代DICE触发器上的输入电路,实现输入电路的抗SET加固设计;然后对DICE触发器上的主锁存器和从锁存器进行处理,减小SET脉冲宽度和电荷共享效应的作用距离,实现抗SEU加固;最后使用C-element电路替代DICE触发器上的输出电路,以滤除锁存器中传播到输出端的SET。本发明采用堆叠CMOS电路、C-element电路配合填充MOS管和源隔离MOS管实现DICE触发器的电路设计,可靠性高,解决了使用延迟滤波电路实现SET加固带来过大时序开销的问题,有效提高了DICE触发器抗SEU和SET的能力,达到了预期的防护效果,实现代价小。
-
公开(公告)号:CN107967296A
公开(公告)日:2018-04-27
申请号:CN201711050579.2
申请日:2017-10-31
Applicant: 西安空间无线电技术研究所
IPC: G06F17/30
Abstract: 一种快速低资源开销的改进LZO压缩方法,首先根据回指距离构建LZO压缩方法对新字符进行压缩的第一压缩格式及对应的第一压缩算法、第二压缩格式及对应的第二压缩算法,然后记录进行LZO压缩的新字符长度,根据新字符长度、回指距离选择的压缩格式及对应的压缩算法进行LZO压缩。本发明以LZO算法为基础,对比特文件进行统计分析,在保留哈希运算的前提下提出一套新的压缩格式,该压缩格式种类划分少,判断方式简单,在几乎不降低压缩率的前提下减小回指距离,压缩与解压缩速度均有较大提高,更便于硬件实现和宇航应用,具有很好的使用价值。
-
公开(公告)号:CN103955448B
公开(公告)日:2017-08-29
申请号:CN201410217007.9
申请日:2014-05-21
Applicant: 西安空间无线电技术研究所
IPC: G06F17/14
Abstract: 本发明一种抗单粒子翻转的FFT加固设计方法,包括以下步骤:分析FFT算法及电路结构,对电路中旋转因子存储所需的ROM采用RAM结构进行实现,对RAM的数据和地址进行反馈式的三模冗余加固;对电路中的存储最终结果并实现倒位序的RAM进行加固,将RAM数据和地址分别加固,对地址寄存器和数据分别采用反馈式的三模冗余和三模冗余进行加固;对ROM中查找旋转因子的关键寄存器进行反馈式三模冗余加固。本发明提高了FFT电路在空间环境中的可靠性,增加了FFT电路在抗单粒子翻转方面的能力,在加固设计方面具有一定的灵活性,为设备提供抗单粒子能力更强的FFT电路设计,可迅速应用到星载处理设备的研制中。
-
公开(公告)号:CN106849943A
公开(公告)日:2017-06-13
申请号:CN201611194030.6
申请日:2016-12-21
Applicant: 西安空间无线电技术研究所
IPC: H03L7/099 , H03K19/003
CPC classification number: H03L7/0995 , H03K19/00338
Abstract: 一种缓解SET效应的VCO偏置电路,针对压控振荡器中偏置电路在辐照条件下出现电压抖动而导致输出频率异常现象,本发明根据分压原理,将冗余偏置单元串联电阻后并联,降低在单一敏感点上电压抖动而引起的偏置电压抖动。本电路中通过使用电阻替代晶体管,减少了电路敏感点的数量。在通常状态下,由于电阻上不通过电流,电阻两侧的电压相等,当SET的发生时,电阻两侧节点电压发生改变,而电阻并联的方式可有效的降低电阻两侧的电压改变量,而并联电阻的路数越多,对电压的抑制作用越大,但引入的电路开销越大,本发明在设计时合理的考虑电路开销与加固效果之间的关系,选择了三路并联结构,减少了SET带来的影响,提高了电路的抗辐照性能。
-
公开(公告)号:CN103680639B
公开(公告)日:2016-08-24
申请号:CN201310635260.1
申请日:2013-11-29
Applicant: 西安空间无线电技术研究所
IPC: G11C29/44
Abstract: 一种随机存储器的周期性自检错恢复方法,可对随机存储器进行容错和纠错设计。方法首先将随机存储器进行冗余处理,设计判决模块对冗余的输出结果进行三取二判决和一致性比较,判决结果做为纠错输入,一致性比较结果作为纠错使能。同时地址产生模块周期性产生存储器读取地址实现检错控制。本发明可为易由于外因(例如空间辐射环境)而产生错误的随机存储器提供一种检错和纠错的方法,改变传统冗余容错技术的错误累积失效问题,纠错能力不受纠检错算法限制,有效的对存储器进行防护。
-
-
-
-
-
-
-
-
-