全局性地重置图像传感器的像素

    公开(公告)号:CN102007594A

    公开(公告)日:2011-04-06

    申请号:CN200980114505.8

    申请日:2009-05-12

    Inventor: H·E·罗兹

    Abstract: 本发明提供一种成像电路,其包括配置成响应于全局性重置信号而并发重置像素阵列中的像素阵列。这些像素按照行配列,使得这些行可个别地被行选择线选择。重置晶体管通过将重置电压耦合至像素的浮动扩散而并发重置像素。转移栅晶体管选择性地将浮动扩散耦合至储存区域。存储栅晶体管选择性地将储存区域耦合至感光区域,使得每个像素的重置晶体管、转移栅晶体管以及存储栅晶体管可响应于全局性重置信号而被激活。相关双采样器可用于使用重置电压的第一采样电压以及将光电二极管区域曝光于入射光时产生的像素电压的第二采样电压来提供相关双采样。

    具有低串扰及高红色灵敏度的图像传感器

    公开(公告)号:CN102177586B

    公开(公告)日:2013-12-11

    申请号:CN200980140364.7

    申请日:2009-08-17

    CPC classification number: H01L27/1463

    Abstract: 本发明公开一种彩色像素阵列,其包含第一(300A)、第(300B)与第三(300C)多个彩色像素,各彩色像素包含置于第一半导体层内的光敏区域(330)。在一项实施例中,将包含深掺杂区域(320)的第二半导体层(315)置于该第一半导体层下方。该深掺杂区域均驻存于第一多个彩色像素的一对应像素的下方,但不在该第二多个彩色像素与该第三多个彩色像素下方。在一项实施例中,将掩埋阱置于该第二多个彩色像素与该第三多个彩色像素之下,但不在该第一多个彩色像素下方。

Patent Agency Ranking