公开(公告)号：CN207233738U

公开(公告)日：2018-04-13

申请号：CN201721104029.X

申请日：2017-08-31

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 罗小蓉 ,  魏杰 ,  黄琳华 ,  邓高强 ,  赵哲言 ,  刘庆 ,  曹厚华 ,  孙燕 ,  莫日华 ,  曾莉尧

IPC: H01L29/739 ,  H01L29/08

Abstract: 本实用新型属于功率半导体技术领域，具体涉及一种具有可控集电极槽的SOI LIGBT。本实用新型相对与传统结构，主要在集电极端引入可控集电极槽结构和集电极端引入多个槽栅结构。正向导通时，槽集电极相对于集电极的偏置电压为负值，集电极槽侧壁形成高浓度的P型反型层以增加空穴注入，而分段式槽栅结构起到空穴抽取的阻挡层；因此，漂移区内空穴/电子浓度提高，有利获得更低的正向导通压降；同时，由于N+集电区位于P+集电区上表面，未与N型漂移区接触，因此新器件没有电压折回效应。本实用新型的有益效果为，相对于传统短路阳极-LIGBT结构，本实用新型具有更快的关断速度和更低的正向导通压降，而且没有电压折回效应。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN206774552U

公开(公告)日：2017-12-19

申请号：CN201720523833.5

申请日：2017-05-11

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 罗小蓉 ,  孙涛 ,  黄琳华 ,  邓高强 ,  刘庆 ,  魏杰 ,  欧阳东法 ,  周坤 ,  张波

IPC: H01L29/739

Abstract: 本实用新型属于功率半导体技术领域，涉及一种具有载流子存储层的槽型SOI LIGBT。本实用新型相对于传统结构，具有以下几个特点：一、具有高浓度的载流子存储层，其在正向导通时起阻挡空穴的作用，使界面附近的空穴浓度增大，根据电中性原理，更多的电子注入漂移区，电导调制效应增强，进而降低器件的正向导通压降。同时，引入介质槽，在物理上阻挡空穴被阴极收集，起到进一步降低正向导通压降的作用，更重要的是，在正向阻断时起到辅助耗尽载流子存储层的作用，使得在高浓度载流子存储层的情况下器件保持高耐压；二、采用三栅结构，提高沟道密度；三、三栅结构与介质槽可以同时制作，无需额外的工艺步骤。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN103325835B

公开(公告)日：2015-10-21

申请号：CN201310202568.7

申请日：2013-05-28

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 罗小蓉 ,  罗尹春 ,  范远航 ,  徐青 ,  魏杰 ,  范叶 ,  王骁玮 ,  周坤 ,  张彦辉 ,  尹超 ,  张波 ,  李肇基

IPC: H01L29/78 ,  H01L29/423

Abstract: 一种具有结型场板结构的SOI功率LDMOS器件，属于功率半导体器件技术领域。这种JFP SOI LDMOS器件采用PN结作为场板，并利用高K介质作为场板介质。一方面，结型场板的PN结电场调制器件表面电场，改善器件的电场分布，提高器件耐压；另一方面，在反向阻断状态时，结型场板辅助耗尽器件漂移区，使器件漂移区掺杂浓度大幅提高，从而降低导通电阻；高K介质用作场介质层，更有利于导通电阻和静态功耗的降低。与常规金属场板相比，结型场板技术还有效地避免了场板末端存在电场尖峰的缺陷；与多晶电阻场板相比，结型场板PN结势垒的存在能避免大的泄漏电流的产生。此外，本发明也与SOI CMOS电路具有很好的兼容性。

公开(公告)号：CN102751199B

公开(公告)日：2014-12-17

申请号：CN201210226462.6

申请日：2012-07-03

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 罗小蓉 ,  王沛 ,  蔡金勇 ,  范叶 ,  王琦 ,  蒋永恒 ,  周坤 ,  魏杰 ,  罗尹春 ,  范远航 ,  王骁伟

IPC: H01L21/336

Abstract: 本发明公开了一种槽型半导体功率器件的制造方法，涉及半导体功率器件技术领域，通过刻蚀槽、采用各向异性外延技术生长填充槽形成第二半导体区、在第二半导体区顶部局部刻蚀形成窄且高浓度的n或p柱、填充绝缘介质以及平坦化，之后采用外延横向过生长形成体区等关键工艺步骤,具有以下优点：避免了沟槽的填充及平坦化、槽栅制作及平坦化对已形成的体区、体接触区以及源区产生的不利影响；槽栅底部与体区下界面平齐或低于体区下界面，从而提高器件耐压；不需要复杂的掩模，避免了小角度注入工艺对沟道区的影响；避免采用多次外延注入的方式形成超结以及所带来得晶格缺陷；大大降低了导通电阻。

公开(公告)号：CN103268890B

公开(公告)日：2015-08-19

申请号：CN201310202668.X

申请日：2013-05-28

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 罗小蓉 ,  魏杰 ,  罗尹春 ,  范远航 ,  徐青 ,  范叶 ,  王骁玮 ,  周坤 ,  张彦辉 ,  尹超 ,  张波 ,  李肇基

IPC: H01L29/78 ,  H01L29/40

Abstract: 一种具有结型场板的功率LDMOS器件，属于功率半导体器件技术领域。本发明在常规LDMOS器件的衬底中形成与衬底掺杂类型相反的埋层，在器件漂移区表面形成由PN结构成的结型场板。本发明利用结型场板中PN结电场分布调制器件表面电场，使器件表面电场分布更加均匀，能有效避免金属场板末端电场尖峰的不足，提高器件的击穿特性；反向阻断状态下，结型场板对漂移区有辅助耗尽作用，能大幅提高漂移区掺杂水平，降低器件导通电阻；同时，结型场板中PN结反向偏置时反向电流小，有利降低场板中的泄漏电流，衬底中的埋层能有效提高器件耐压特性。本发明的器件具有高压、低功耗、低成本与易集成的特点，适用于功率集成电路与射频功率集成电路。

公开(公告)号：CN119521725A

公开(公告)日：2025-02-25

申请号：CN202411591195.1

申请日：2024-11-08

Applicant: 电子科技大学

Inventor： 李向楠 ,  魏杰 ,  吴宇鑫 ,  谭佳蕾 ,  马昕宇 ,  刘继忠 ,  魏雨夕 ,  罗小蓉

IPC: H10D30/65 ,  H10D62/82 ,  H10D64/00 ,  H10D62/10

Abstract: 本发明属于功率半导体技术领域，涉及一种新型异质结场板氧化镓MOSFET器件。异质结场板由漂移区上方的P型氧化物和漏极侧再生长的氧化镓构成，能起到调制器件表面电场分布的作用，提升器件耐压。P型氧化物和漂移区氧化镓的作用类似于超结的P/N柱，引入辅助耗尽效应，提高漂移区掺杂浓度，降低导通电阻，并且没有硅基横向器件带来的衬底辅助耗尽效应，能更好的调控电荷平衡。P型氧化物采用溅射工艺，避免了刻蚀带来的界面问题。

公开(公告)号：CN119361543A

公开(公告)日：2025-01-24

申请号：CN202411442720.3

申请日：2024-10-16

Applicant: 电子科技大学

Inventor： 刘人宽 ,  李江欢 ,  柳辛迪 ,  魏杰 ,  邓高强 ,  魏雨夕 ,  罗小蓉

IPC: H01L23/10 ,  H01L23/32 ,  H01L23/367

Abstract: 本发明属于半导体封装技术领域，具体涉及一种旋转加压型功率二极管模块封装结构。本发明包括正极金属构件、双端带有内螺纹的绝缘材质套筒、正极金属垫片、功率二极管芯片、负极金属垫片、带有外螺纹的负极金属圆盘、塑封外壳；绝缘材质套筒旋转固定于基板凸台上，随后依次将正极金属垫片、功率二极管芯片、负极金属垫片以及带有外螺纹的负极金属圆盘装配于绝缘材质套筒内，最后将塑封外壳安装并固定于基板上，完成模块装配；通过旋转负极金属圆盘加载压力，保持组件间的良好接触；负极金属圆盘中心刻有凹槽，用于散热器定位及外接工具旋转加压，负极散热器中心刻有与凹槽匹配的凸起，用于散热器定位并防止加压结构松脱。

公开(公告)号：CN118588739A

公开(公告)日：2024-09-03

申请号：CN202410744773.4

申请日：2024-06-11

Applicant: 电子科技大学

Inventor： 邓高强 ,  毕西豪 ,  骆成涛 ,  罗小蓉

IPC: H01L29/06 ,  H01L29/778 ,  H01L27/07

Abstract: 本发明属于功率半导体技术领域，具体涉及一种带有钳位二极管的p‑GaN HEMT结构。本发明的结构，在传统p‑GaN HEMT一侧引入栅漏短接的p‑GaN HEMT二极管结构，一定时间的漏应力作用之后，在测量主功率管的阈值电压时，栅极施加电压，钳位区的二极管处于开启状态，可以使主功率管区的PGaN层和地端相连接，避免使其处于浮空状态，消除储存在PGaN层中的负电荷，减缓漏应力造成的GaN HEMT阈值正漂现象，实现更稳定的阈值电压，改善了器件性能。

公开(公告)号：CN118398656A

公开(公告)日：2024-07-26

申请号：CN202410543317.3

申请日：2024-05-05

Applicant: 电子科技大学

Inventor： 魏杰 ,  赵凯 ,  卢金龙 ,  魏雨夕 ,  刘人宽 ,  朱鹏臣 ,  王俊楠 ,  罗小蓉

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明属于功率半导体技术领域，涉及一种集成双PMOS自适应控制SOI LIGBT。本发明的主要特征在于：在SOI LIGBT阴极侧集成2个MOS管，且通过氧化隔离槽互相隔离。MOS管通过电气连接可实现自适应控制SOI LIGBT。正向导通时，集成MOS自适应控制SOI LIGBT寄生二极管开启，增强电导调制效应，有效降低器件的导通压降，提高器件的驱动能力；正向关断时，集成MOS结构的第一MOS导通降低阴极P+电位，控制SOI LIGBT寄生二极管截止，退出电导调制。随着耗尽区扩展，集成MOS结构的第二MOS关闭使阴极N+电位升高，控制SOI LIGBT槽栅沟道的电子注入迅速降低；短路状态下，随着阳极电压升高，集成MOS结构的第二MOS夹断P沟道，阴极N+电位升高，降低阴极N+电子电流，抑制闩锁效应，提高器件的抗短路能力。

公开(公告)号：CN112687681B

公开(公告)日：2023-05-02

申请号：CN202011593040.3

申请日：2020-12-29

Applicant: 电子科技大学

Inventor： 杨可萌 ,  戴恺纬 ,  罗小蓉 ,  马臻 ,  邓高强 ,  魏杰 ,  李聪聪 ,  张森 ,  李杰

IPC: H01L27/07 ,  H01L29/08 ,  H01L29/739

Abstract: 本发明属于功率半导体技术领域，涉及一种具有集成NMOS管的LIGBT器件。本发明主要特征在于：在P+集电区附近引入一个N+集电区，并在集电区上方集成了NMOS管，该MOS管通过一层绝缘介质与下方的集电区隔离开，一端与集电极P+短接，另一端通过导电材料与集电极N+短接。新器件在反向导通时，集成NMOS管为电流提供了通路，新器件具有更好的反向恢复特性。在正向导通时，本发明通过提高集成NMOS管中P型沟道区的浓度提高阈值电压并防止该MOS管的穿通，即可有效抑制snapback效应。在器件关断时，集成NMOS管为电子抽取提供了路径，使新器件具有更小的关断时间和更低的关断损耗。本发明的有益效果为，相比于传统LIGBT，本发明可实现反向导通的功能且关断损耗更低。