-
公开(公告)号:CN116314182B
公开(公告)日:2024-05-31
申请号:CN202310315383.0
申请日:2023-03-28
Applicant: 江南大学
Abstract: 本发明涉及一种应用于低功耗LDO芯片的双向静电浪涌防护电路,其包括P衬底、第一深N阱、第一深P阱、第二深P阱、第一N阱、第二N阱、第三N阱、第一P阱、第二P阱、第三P阱、第四P阱、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第一P+注入区、第二P+注入区、第三P+注入区、第四P+注入区、第五P+注入区、第四N+注入区、第六P+注入区和第五N+注入区。本发明通过引入多个二极管串触发SCR结构,降低器件触发电压和增加器件单位面积的ESD鲁棒性。
-
公开(公告)号:CN117767718A
公开(公告)日:2024-03-26
申请号:CN202311807109.1
申请日:2023-12-26
Applicant: 江南大学
Abstract: 本发明属于集成电路的静电放电防护及抗浪涌技术领域,涉及一种适用于交流‑直流转换器的全芯片静电浪涌防护电路,通过设计稳压钳位电路和静电浪涌泄流电路,实现输入/输出端、电源端、接地端三个端口之间的双向ESD/EOS防护需求。本发明设计的全芯片ESD/EOS防护电路具有快速开启、强电压钳位、低导通电阻、高ESD/EOS防护效能比的特点。此外,本发明提出的全芯片ESD/EOS防护方案通过共用部分二极管、三极管,实现小面积、高单位面积鲁棒性的功能,可用于增强交流‑直流转换器的ESD/EOS防护能力,提升产品可靠性与稳定性。
-
公开(公告)号:CN116314182A
公开(公告)日:2023-06-23
申请号:CN202310315383.0
申请日:2023-03-28
Applicant: 江南大学
Abstract: 本发明涉及一种应用于低功耗LDO芯片的双向静电浪涌防护电路,其包括P衬底、第一深N阱、第一深P阱、第二深P阱、第一N阱、第二N阱、第三N阱、第一P阱、第二P阱、第三P阱、第四P阱、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第一P+注入区、第二P+注入区、第三P+注入区、第四P+注入区、第五P+注入区、第四N+注入区、第六P+注入区和第五N+注入区。本发明通过引入多个二极管串触发SCR结构,降低器件触发电压和增加器件单位面积的ESD鲁棒性。
-
公开(公告)号:CN114069583B
公开(公告)日:2022-09-27
申请号:CN202111472592.3
申请日:2021-11-30
Applicant: 江南大学
Abstract: 本发明公开了一种双向内嵌MOS管的静电浪涌防护集成电路及方法,属于集成电路的静电放电及浪涌防护领域。所述集成电路包括:稳压钳位电路、NMOS开关控制电路和主电流泄放电路。本发明利用两个稳压二极管构成稳压钳位电路,为集成电路内部NMOS开关控制电路提供持续稳定的电压,避免了使用外部电源提供控制电压造成面积利用率低的问题;同时,利用主电流泄放电路提供大电流泄放路径,增强电路的鲁棒性。本发明的集成电路具有面积效率高、开启速度快、静电或浪涌鲁棒性强及双向静电或浪涌防护等优点,可应用于集成电路双向数据收发端口和通信端口,也可用于工作电压在3至6V的正反向供电的电子设备电源端口或插拔接口。
-
公开(公告)号:CN114069583A
公开(公告)日:2022-02-18
申请号:CN202111472592.3
申请日:2021-11-30
Applicant: 江南大学
Abstract: 本发明公开了一种双向内嵌MOS管的静电浪涌防护集成电路及方法,属于集成电路的静电放电及浪涌防护领域。所述集成电路包括:稳压钳位电路、NMOS开关控制电路和主电流泄放电路。本发明利用两个稳压二极管构成稳压钳位电路,为集成电路内部NMOS开关控制电路提供持续稳定的电压,避免了使用外部电源提供控制电压造成面积利用率低的问题;同时,利用主电流泄放电路提供大电流泄放路径,增强电路的鲁棒性。本发明的集成电路具有面积效率高、开启速度快、静电或浪涌鲁棒性强及双向静电或浪涌防护等优点,可应用于集成电路双向数据收发端口和通信端口,也可用于工作电压在3至6V的正反向供电的电子设备电源端口或插拔接口。
-
公开(公告)号:CN111048508B
公开(公告)日:2021-12-03
申请号:CN201911132333.9
申请日:2019-11-19
Applicant: 江南大学
IPC: H01L27/02
Abstract: 本发明公开了一种双向LVTSCR的ESD防护或抗浪涌方法,属于集成电路的静电放电防护及浪涌领域。本发明提供了一种可用于瞬态电压抑制或ESD的保护器件及其应用,所述保护器件包括SCR、NMOS和金属线,所述应用实例器件主要由P衬底、第一N阱、第二N阱、P阱、第一P+注入区、第二P+注入区、第三P+注入区、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第六N+注入区、第一多晶硅栅以及其覆盖的第一薄栅氧化层、第二多晶硅栅以及其覆盖的第二薄栅氧化层。本发明利用了SCR结构的强ESD鲁棒性优点,通过引入NMOS结构和多条SCR路径,可降低触发电压,增强器件的单位面积ESD鲁棒性,有助于提高电路单元面积ESD或浪涌防护效率。
-
公开(公告)号:CN108695316B
公开(公告)日:2021-06-18
申请号:CN201810497160.X
申请日:2018-05-17
Applicant: 江南大学
IPC: H01L27/02
Abstract: 本发明提供一种双向二极管串触发SCR结构的ESD保护器件,属于集成电路的静电放电保护领域。该ESD保护器件包括用分割阱技术形成的二极管串、双向SCR结构和金属线;在P衬底上设置深N阱,在深N阱的表面区域从左至右依次设有第一P阱、第一N阱、第二P阱和第二N阱,每个阱中均设置P+注入区和N+注入区;在第二N阱区域内,利用掩膜制备版,间隔插入P阱,每一个P阱的四周均通过N阱隔离,每个P阱中分别设置一对P+注入区和N+注入区;所述的金属线连接注入区,并从金属线中引出正负电极用于正向通导和反向通导。本发明可以通过增加或者减少由阱分割形成的二极管的个数控制触发电压,使器件在低压领域内有更广泛的应用。
-
公开(公告)号:CN108054166B
公开(公告)日:2020-06-09
申请号:CN201711353399.1
申请日:2017-12-15
Applicant: 江南大学
IPC: H01L27/02
Abstract: 一种多开态MOS辅助触发SCR的高压ESD保护方案,可用于片上高压IC的ESD防护。以一种三开态PMOS和NMOS辅助触发SCR的高压ESD保护器件为实施例:主要由P衬底、第一N阱、第一P阱、第一N+注入区、第一P+注入区、第二N+注入区、第二P+注入区、第三N+注入区、第四N+注入区、第三P+注入区、第四P+注入区、第五N+注入区、第六N+注入区、第五P+注入区、第六P+注入区、第七N+注入区、第八N+注入区、第七P+注入区、第八P+注入区、多个嵌入的N阱、P阱和多晶硅栅构成。因嵌入SCR结构中的开态PMOS和NMOS管数目可调,一方面可形成多开态MOS辅助触发SCR的ESD电流泄放路径,另一方面还可实现高压ESD保护器件的触发电压可调性,强电压钳制能力和ESD鲁棒性。
-
公开(公告)号:CN110137202A
公开(公告)日:2019-08-16
申请号:CN201910375841.3
申请日:2019-05-07
Applicant: 江南大学
Abstract: 本发明公开了一种基于光辅助写入的磁随机存储器,属于计算机存储技术领域。本发明为磁存储写入信息的方式提供了一种新的思路,即通过利用超短激光脉冲实现磁随机存储器中MTJ自由层磁化方向的改变,同时施加写电流完成信息的写入,其不再通过写电流来实现磁化方向的反转,从而避免了随着工艺尺寸的缩小而使的自由层的磁化状态翻转所需要的电流减小,该值与读电流越来越相近,使得读电流也可能使自由层的磁化状态翻转,造成写入错误率增加的问题;同时,由于不再通过电流大小实现磁化方向的反转,使得在利用超短激光脉冲实现MTJ自由层磁化方向的反转后,只需施加微小写电流即可实现信息的写入,降低了写入功率。
-
公开(公告)号:CN108695316A
公开(公告)日:2018-10-23
申请号:CN201810497160.X
申请日:2018-05-17
Applicant: 江南大学
IPC: H01L27/02
CPC classification number: H01L27/0262 , H01L27/0255
Abstract: 本发明提供一种双向二极管串触发SCR结构的ESD保护器件,属于集成电路的静电放电保护领域。该ESD保护器件包括用分割阱技术形成的二极管串、双向SCR结构和金属线;在P衬底上设置深N阱,在深N阱的表面区域从左至右依次设有第一P阱、第一N阱、第二P阱和第二N阱,每个阱中均设置P+注入区和N+注入区;在第二N阱区域内,利用掩膜制备版,间隔插入P阱,每一个P阱的四周均通过N阱隔离,每个P阱中分别设置一对P+注入区和N+注入区;所述的金属线连接注入区,并从金属线中引出正负电极用于正向通导和反向通导。本发明可以通过增加或者减少由阱分割形成的二极管的个数控制触发电压,使器件在低压领域内有更广泛的应用。
-
-
-
-
-
-
-
-
-