公开(公告)号：CN109509789A

公开(公告)日：2019-03-22

申请号：CN201810181594.9

申请日：2018-03-06

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 下条亮平 ,  中村和敏 ,  安原纪夫 ,  玉城朋宏

IPC: H01L29/739 ,  H01L27/06

Abstract: 实施方式的半导体装置具备：第1二极管部，具有设于半导体层之中的第1阳极区域、第1阴极区域、漂移区域、沿第1方向延伸的第1沟槽、以及第1沟槽电极；第2二极管部，具有第2阳极区域、第2阴极区域、漂移区域、沿第1方向延伸的第2沟槽、以及第2沟槽电极，上述第2二极管部在第1方向上的宽度比第1二极管部在与第1方向正交的第2方向上的宽度大，上述第2二极管部在第1方向上与第1二极管部相邻地设置；以及第1IGBT部，具有第1发射极区域、第1集电极区域、漂移区域、第1基极区域、沿第1方向延伸的第3沟槽、以及第1栅极电极，该第1IGBT部在第2方向上与第1二极管部相邻地设置，并在第1方向上与第2二极管部相邻地设置。

公开(公告)号：CN108417549A

公开(公告)日：2018-08-17

申请号：CN201710659413.4

申请日：2017-08-04

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  野中裕子 ,  五郎丸麻美 ,  仲敏行 ,  安原纪夫

IPC: H01L23/48 ,  H01L23/488 ,  H01L29/41 ,  H01L29/739

CPC classification number: H01L27/0635 ,  H01L29/0696 ,  H01L29/0821 ,  H01L29/083 ,  H01L29/0834 ,  H01L29/7397 ,  H01L29/8611

Abstract: 实施方式的半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的多个第2半导体区域、第2导电型的第3半导体区域、第1导电型的第4半导体区域、第2导电型的第5半导体区域、栅极电极和第2电极。上述第1半导体区域具有多个第1部分和多个第1突出部。多个第1部分沿着第1方向和与第1方向垂直的第2方向排列。多个第1突出部分别从多个第1部分突出。第1半导体区域设在第1电极之上。多个第2半导体区域相互隔开间隔而设在除了多个第1部分及多个第1突出部以外的第1半导体区域中。

公开(公告)号：CN106449752A

公开(公告)日：2017-02-22

申请号：CN201610129949.0

申请日：2016-03-08

Applicant: 株式会社东芝

Inventor： 田中文悟 ,  安原纪夫

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L21/28035 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4916 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/42372 ,  H01L29/49 ,  H01L29/7395

Abstract: 一种能够降低栅极电极的电阻的半导体装置。涉及实施方式的半导体装置具有：第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、栅极绝缘层、第1绝缘部、第2绝缘部和第2电极。栅极电极具有第1部分和第2部分。第1部分与第2半导体区域排列在第2方向上。第1部分包含多晶硅。第2部分设置在第1部分的一部分之上。第2部分包含金属。第1绝缘部设置在第1部分的其他的一部分之上，包围第2部分。第2绝缘部设置在第2部分之上以及第1绝缘部之上。第2电极设置在第3半导体区域之上以及第2绝缘部之上。第2电极与第2部分在第2方向上排列。

公开(公告)号：CN100527440C

公开(公告)日：2009-08-12

申请号：CN200610149387.2

申请日：2006-11-16

Applicant: 株式会社东芝

Inventor： 远藤幸一 ,  佐藤久美子 ,  渡边君则 ,  安原纪夫 ,  末代知子 ,  川口雄介

IPC: H01L29/78

CPC classification number: H01L29/0847 ,  H01L29/0692 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/7835

Abstract: 在半导体衬底上隔着栅绝缘膜形成栅电极。以夹住该栅电极的方式在半导体衬底的表面上形成了扩散区。以电连接到扩散区上的方式在半导体衬底的表面上形成高电阻层，进而以电连接到该高电阻层上的方式在半导体衬底的表面上形成低电阻层，将漏电极连接到该低电阻层上。