公开(公告)号：CN104425616B

公开(公告)日：2017-11-07

申请号：CN201410427850.X

申请日：2014-08-27

Applicant: 株式会社东芝

Inventor： 饭岛良介 ,  高尾和人 ,  太田千春 ,  清水达雄 ,  四户孝

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/41

CPC classification number: H01L29/1608 ,  H01L21/049 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/7802

Abstract: 根据一个实施例，半导体器件包括第一半导体区、第二半导体区、第三半导体区、第一电极、第一绝缘部和第二绝缘部。该第一半导体区包括碳化硅，它是第一导电类型，并且包括第一部分和第二部分。该第二半导体区包括碳化硅，它是第二导电类型，并设于所述第二部分上。所述第三半导体区包括碳化硅，它是第一导电类型，并被设置在所述第二半导体区上。所述第一电极设置在所述第一部分和所述第三半导体区上。所述第一绝缘部设置在第三半导体区上，并与所述第一电极并列。该第二绝缘部设置在所述第一电极与所述第一部分之间以及所述第一电极和所述第一绝缘部之间。

公开(公告)号：CN105981176A

公开(公告)日：2016-09-28

申请号：CN201480057180.5

申请日：2014-09-16

Applicant: 株式会社东芝 ,  独立行政法人产业技术综合研究所 ,  富士电机株式会社

Inventor： 有吉惠子 ,  清水达雄 ,  四户孝 ,  先崎纯寿 ,  原田信介 ,  小岛贵仁

IPC: H01L29/78 ,  H01L21/318 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/0214 ,  H01L21/0223 ,  H01L21/02247 ,  H01L21/02255 ,  H01L21/02326 ,  H01L21/02332 ,  H01L21/02337 ,  H01L21/02529 ,  H01L21/049 ,  H01L29/045 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813

Abstract: 根据一个实施方式，半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极、第二电极、控制电极和绝缘膜。第一半导体区域是第一导电型的并且包含SiC。第二半导体区域设置在第一半导体区域上并且具有第一表面。第二半导体区域是第二导电型的并且包含SiC。第三半导体区域设置在第二半导体区域上、是第一导电型的并且包含SiC。第一电极电连接到第一半导体区域。第二电极电连接到第三半导体区域。控制电极设置在第二半导体区域上。绝缘膜设置在第二半导体区域与控制电极之间。绝缘膜接触第一表面以及控制电极并且包含氮。氮的浓度分布的峰值的位置远离第一表面至少2nm但小于10nm，峰值的半峰宽为至少10nm但小于20nm。

公开(公告)号：CN104465654A

公开(公告)日：2015-03-25

申请号：CN201410428118.4

申请日：2014-08-27

Applicant: 株式会社东芝

Inventor： 太田千春 ,  高尾和人 ,  西尾让司 ,  四户孝

IPC: H01L27/04 ,  H01L21/77

CPC classification number: H01L29/1608 ,  H01L21/02529 ,  H01L21/02664 ,  H01L29/36 ,  H01L29/861

Abstract: 根据一个实施例，半导体器件包含第一半导体区域、第二半导体区域、以及第三半导体区域。所述第一半导体区域包含碳化硅。所述第一半导体区域的导电类型是第一导电类型。所述第二半导体区域包含碳化硅。所述第二半导体区域的导电类型是第二导电类型。所述第三半导体区域包含碳化硅。所述第三半导体的导电类型是所述第二导电类型。所述第三半导体区域提供于所述第一半导体区域与所述第二半导体区域之间。当在连接所述第一半导体区域和所述第二半导体区域的方向上看时，所述第二半导体区域与所述第三半导体区域的交叠区域的面积小于所述第一半导体区域与所述第二半导体区域的交叠区域的面积。

公开(公告)号：CN104064587A

公开(公告)日：2014-09-24

申请号：CN201410076912.7

申请日：2014-03-04

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  西尾让司 ,  太田千春 ,  四户孝

IPC: H01L29/201 ,  H01L29/78

CPC classification number: H01L29/1608 ,  C30B29/36 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/049 ,  H01L29/0847 ,  H01L29/167 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827

Abstract: 本发明的半导体装置具备含有p型杂质和n型杂质的n型SiC的杂质区。并且，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成上述组合的上述元素A的浓度与上述元素D的浓度之比大于0.40且小于0.95，构成上述组合的上述元素D的浓度为1×1018cm-3以上且1×1022cm-3以下。

公开(公告)号：CN104064586A

公开(公告)日：2014-09-24

申请号：CN201410076369.0

申请日：2014-03-04

Applicant: 株式会社东芝

Inventor： 太田千春 ,  清水达雄 ,  西尾让司 ,  四户孝

IPC: H01L29/16 ,  H01L29/167 ,  H01L21/04

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/046 ,  H01L29/167 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827 ,  H01L29/808 ,  H01L29/8083 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明的半导体装置具备具有第一面和第二面的n型SiC衬底、设置在第一面上的SiC层、设置在第一面侧的第一电极和设置在第二面上的第二电极，所述n型SiC衬底含有p型杂质和n型杂质，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成组合的元素A的浓度与元素D的浓度之比大于0.40且小于0.95，构成组合的元素D的浓度为1×1018cm-3以上且1×1022cm-3以下。

公开(公告)号：CN103579341A

公开(公告)日：2014-02-12

申请号：CN201310084170.8

申请日：2013-03-15

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  河野洋志 ,  铃木拓马 ,  清水达雄 ,  四户孝

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/105 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1041 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/78 ,  H01L29/0615 ,  H01L29/36 ,  H01L29/7393

Abstract: 根据实施例，一种晶体管，包括：结构体；绝缘膜；控制电极；第一电极；以及第二电极。所述结构体包括第一至第三半导体区，并且包括具有第一元素和第二元素的复合半导体。所述第一电极与所述第三半导体区电连续。所述第二电极与所述第一半导体区电连续。所述结构体具有设置在所述第二半导体区的下端上的第一区域以及除了所述第一区域之外的第二区域。所述第一区域是通过使得所述第二元素的气源的浓度与所述第一元素的气源的浓度的比率大于1.0形成的区域。所述第一区域中的所述第一导电类型的杂质浓度高于所述第二区域中的所述第一导电类型的杂质浓度。

公开(公告)号：CN103296089A

公开(公告)日：2013-09-11

申请号：CN201310063169.7

申请日：2013-02-28

Applicant: 株式会社东芝

Inventor： 河野洋志 ,  四户孝 ,  铃木拓马 ,  西尾让司

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L21/0465 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66477 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827

Abstract: 本发明公开了一种半导体器件及其制造方法。根据一个实施例，所述半导体器件包括：第一、第二、第三、第四和第五半导体区，绝缘膜，控制电极以及第一和第二电极。所述第一、第二、第三、第四和第五半导体区包括碳化硅。所述第一半导体区具有第一杂质浓度，并且具有第一部分。在所述第一半导体区上设置所述第二半导体区。在所述第二半导体区上设置第三半导体区。在所述第一部分与所述第二半导体区之间设置所述第四半导体区。在所述第一部分与所述第三半导体区之间设置所述第四半导体区。所述第五半导体区包括设置在所述第一部分与所述第二半导体区之间的第一区，并且具有高于所述第一杂质浓度的第二杂质浓度。

公开(公告)号：CN103295884A

公开(公告)日：2013-09-11

申请号：CN201210376238.5

申请日：2012-08-31

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  太田千春 ,  四户孝

IPC: H01L21/04

CPC classification number: H01L21/02658 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/74 ,  H01L23/544 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/8613 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的半导体存储装置的制造方法，准备六方晶系的碳化硅基板，向碳化硅基板进行离子注入，在进行了离子注入后的碳化硅基板上通过外延生长形成碳化硅膜，在碳化硅膜中形成pn结区域。

公开(公告)号：CN101933146B

公开(公告)日：2012-06-27

申请号：CN200980103571.5

申请日：2009-01-14

Applicant: 株式会社东芝

Inventor： 铃木拓马 ,  河野洋志 ,  四户孝

IPC: H01L29/78 ,  H01L29/739 ,  H01L21/04 ,  H01L29/417 ,  H01L29/36

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7816

Abstract: 一种半导体器件包括：第一导电类型或第二导电类型的碳化硅衬底(101)；第一导电类型的SiC层(102)，其形成在SiC衬底(101)的第一主表面上；第二导电类型的第一SiC区(103)，其形成在SiC层(102)的表面上；第一导电类型的第二SiC区(104)，其形成在第一SiC区(103)的表面内；栅极电介质(105)，其连续地形成在SiC层(102)、第二SiC区(104)、以及介于SiC层(102)与第二SiC区(104)之间的第一SiC区(103)的表面上；栅极电极(106)，其形成在栅极电介质(105)上；第一电极(108)，其嵌入在沟槽中，该沟槽被选择性地形成在第一SiC区(103)与第二SiC区(104)邻接的部分中；以及第二电极(107)，其形成在SiC衬底(101)的第二主表面上。

公开(公告)号：CN101933146A

公开(公告)日：2010-12-29

申请号：CN200980103571.5

申请日：2009-01-14

Applicant: 株式会社东芝

Inventor： 铃木拓马 ,  河野洋志 ,  四户孝

IPC: H01L29/78 ,  H01L29/739 ,  H01L21/04 ,  H01L29/417 ,  H01L29/36

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7816

Abstract: 一种半导体器件包括：第一导电类型或第二导电类型的碳化硅衬底(101)；第一导电类型的SiC层(102)，其形成在SiC衬底(101)的第一主表面上；第二导电类型的第一SiC区(103)，其形成在SiC层(102)的表面上；第一导电类型的第二SiC区(104)，其形成在第一SiC区(103)的表面内；栅极电介质(105)，其连续地形成在SiC层(102)、第二SiC区(104)、以及介于SiC层(102)与第二SiC区(104)之间的第一SiC区(103)的表面上；栅极电极(106)，其形成在栅极电介质(105)上；第一电极(108)，其嵌入在沟槽中，该沟槽被选择性地形成在第一SiC区(103)与第二SiC区(104)邻接的部分中；以及第二电极(107)，其形成在SiC衬底(101)的第二主表面上。