-
公开(公告)号：CN103140023B
公开(公告)日：2017-08-25
申请号：CN201210475558.6
申请日：2012-11-21
Applicant: 日东电工株式会社
Inventor： 山内大辅
CPC classification number: G11B5/486 , G11B5/484 , G11B5/4853 , H05K1/0245 , H05K1/0248 , Y10T29/49126 , Y10T29/49146 , Y10T29/49155
Abstract: 本发明提供布线电路基板及其制造方法。覆盖绝缘层形成在基底绝缘层上。一个写入用布线图案包含第1线路～第3线路，另一个写入用布线图案包含第4线路～第6线路。一个写入用布线图案和另一个写入用布线图案构成信号线路对，第2线路和第5线路配置在覆盖绝缘层的上表面，第3线路和第6线路配置在基底绝缘层的上表面。第2线路和第5线路中的至少一部分隔着覆盖绝缘层分别与第6线路和第3线路相对。第2线路和第3线路与第1线路电连接，第5线路和第6线路与第4线路电连接。第4线路通过基底绝缘层的下表面的跨接布线与第5线路和第6线路中的至少一个线路电连接。
-
公开(公告)号：CN103957662B
公开(公告)日：2017-07-18
申请号：CN201410203201.1
申请日：2010-08-27
Applicant: 日东电工株式会社
CPC classification number: C25D5/02 , C25D5/06 , H05K1/0237 , H05K1/056 , H05K3/242 , H05K2201/09727
Abstract: 本发明提供一种布线电路基板及其制造方法，在基底绝缘层上形成多个布线图案和多个镀处理用引线。各布线图案与各镀处理用引线相互形成为一体。在各布线图案的端部设置有电极焊盘，以从各电极焊盘起向布线图案的相反侧延伸的方式设置镀处理用引线。将各镀处理用引线的宽度设定为大于各布线图案的宽度。
-
公开(公告)号：CN106875957A
公开(公告)日：2017-06-20
申请号：CN201611126592.7
申请日：2016-12-09
Applicant: 日东电工株式会社
CPC classification number: H05K1/05 , G11B5/483 , G11B5/4853 , H05K1/117 , H05K3/22 , H05K3/3442 , H05K3/4608 , H05K3/4644 , H05K2201/10151 , H05K2201/10227 , Y02P70/613 , G11B5/4846 , H05K1/111 , H05K3/4007
Abstract: 本发明提供一种带电路的悬挂基板及其制造方法。带电路的悬挂基板包括：金属支承基板；基底绝缘层，其配置于金属支承基板的厚度方向一侧；导体层，其配置于基底绝缘层的厚度方向一侧，具有与滑橇电连接的连接端子；覆盖绝缘层，其以使连接端子暴露的方式包覆导体层，配置于基底绝缘层的厚度方向一侧；以及镀层，其包覆连接端子。覆盖绝缘层具有配置于基底绝缘层的厚度方向一侧的第1覆盖绝缘层和配置于第1覆盖绝缘层的厚度方向一侧的第2覆盖绝缘层，镀层的厚度是第1覆盖绝缘层的厚度和第2覆盖绝缘层的厚度的总和以下。
-
公开(公告)号：CN105939571A
公开(公告)日：2016-09-14
申请号：CN201610121160.0
申请日：2016-03-03
Applicant: 日东电工株式会社
Abstract: 本发明提供一种配线电路基板及其制造方法。配线电路基板具有第1以及第2绝缘层、配线图案、金属薄膜和连接端子。配线图案形成于第1绝缘层上。金属薄膜形成于配线图案上，具有大于0nm且150nm以下的厚度。第2绝缘层以覆盖金属薄膜的方式形成于第1绝缘层上。连接端子以与配线图案电连接且从第2绝缘层暴露的方式形成于第1绝缘层上。
-
公开(公告)号：CN101959366B
公开(公告)日：2015-09-23
申请号：CN201010232846.X
申请日：2010-07-16
Applicant: 日东电工株式会社
CPC classification number: H05K1/056 , C25D7/00 , H05K3/002 , H05K3/0052 , H05K3/242 , H05K3/28 , H05K2201/0187 , H05K2201/0191 , H05K2201/10977 , Y10T29/49124 , Y10T29/49126
Abstract: 本发明提供一种布线电路基板及其制造方法。在悬挂基板主体部上形成有基底绝缘层。在基底绝缘层上一体地形成有电镀用引线及布线图案。以覆盖电镀用引线及布线图案的方式，在基底绝缘层上形成有覆盖绝缘层。覆盖绝缘层的位于基底绝缘层的形成有电镀用引线的区域上的部分的厚度被设定得小于覆盖绝缘层的位于基底绝缘层的其他区域上的部分的厚度。
-
Patent Agency Ranking
公开(公告)号：CN102348325B
公开(公告)日：2015-09-09
申请号：CN201110216991.3
申请日：2011-07-29
Applicant: 日东电工株式会社
Inventor： 山内大辅
CPC classification number: H05K1/0245 , H01P3/08 , H05K1/0253 , H05K1/0393 , Y10T29/49155
Abstract: 本发明提供一种布线电路基板及其制造方法，在基底绝缘层的上表面以相互间隔且相邻的方式形成两条传输线路，在基底绝缘层的下表面形成接地导体层。将接地导体层配置成与两条传输线路的宽度方向上的一侧的传输线路的至少一部分以及另一侧的传输线路的至少一部分分别相对。在将与两条传输线路正交的任意的截面中的一侧的传输线路的宽度、另一侧传输线路的宽度、两条传输线路的间隔以及接地导体层的宽度分别设定为W1、W2、S、Wg的情况下，将接地导体层的宽度Wg设定为满足Wg＜(W1+W2+S)以及S≤0.8Wg的关系。
-
公开(公告)号：CN101877937A
公开(公告)日：2010-11-03
申请号：CN201010160868.X
申请日：2010-04-29
Applicant: 日东电工株式会社
CPC classification number: G11B5/4846 , G11B5/484 , H05K1/0245 , H05K1/189 , H05K3/0061 , H05K2201/09236 , H05K2201/09318 , H05K2201/10674 , H05K2201/2009
Abstract: 本发明提供布线电路基板以及具有该布线电路基板的磁头驱动装置。该布线电路基板在基底绝缘层上形成有多个布线图案，在基底绝缘层的背面形成有金属层。相邻的各两条布线图案构成传送线路对。将布线图案的宽度设定在250μm以下，将相邻的布线图案的间隔设定在8μm以上。通过选择覆盖绝缘层的厚度，使传送线路对的差动阻抗为10Ω～50Ω。
-
公开(公告)号：CN101877936A
公开(公告)日：2010-11-03
申请号：CN201010160851.4
申请日：2010-04-29
Applicant: 日东电工株式会社
CPC classification number: H05K1/0245 , H05K1/0393 , H05K3/28 , H05K2201/09236 , H05K2201/09318
Abstract: 本发明提供一种挠性布线电路基板。FPC基板具有基底绝缘层。在基底绝缘层上形成有多个布线图案。相邻的布线图案彼此空出间隔(d)地分开，各布线图案具有规定的宽度以及厚度(t1)。多个布线图案中的每相邻的两根布线图案构成传输线路对。将布线图案的厚度(t1)相对于相邻的布线图案的间隔(d)的比率设为0.8以上。可以在基底绝缘层上覆盖布线图案地形成覆盖绝缘层。另外，在基底绝缘层的背面设有具有规定厚度的金属层。此外，可以将各传输线路对的差动阻抗设为100Ω。
-
公开(公告)号：CN1972563A
公开(公告)日：2007-05-30
申请号：CN200610162835.2
申请日：2006-11-24
Applicant: 日东电工株式会社
Inventor： 山内大辅
CPC classification number: B32B37/1284 , B32B37/203 , B32B2038/006 , B32B2311/12 , B32B2379/08 , B32B2457/08 , H05K3/022 , H05K3/386 , H05K2201/0355 , H05K2203/066 , H05K2203/1545 , Y10T29/49117 , Y10T29/49128 , Y10T29/49155 , Y10T29/49885 , Y10T29/4998
Abstract: 在卷到卷步骤中，粘合剂溶液被涂布到包括聚对苯二甲酸乙二醇酯膜的释放膜(1)并且该膜(1)穿过被调节到60到150℃的干燥炉(500)，以由此形成粘合层(2)。接着，包括聚酰亚胺膜的绝缘膜(3)在室温下被层叠在粘合层(2)上，以由此制作包括释放膜(1)、粘合层(2)和绝缘膜(3)的分层的制品(6)，其中室温大约为25℃。接着，释放膜(1)从分层的制品(6)剥离，并且包括铜箔的导体膜(4)被层叠到粘合层(2)以由此制作包导体的叠层(8)。
-
公开(公告)号：CN107846773B
公开(公告)日：2020-09-18
申请号：CN201711037358.1
申请日：2010-08-27
Applicant: 日东电工株式会社
Abstract: 本发明提供一种布线电路基板及其制造方法，在基底绝缘层上形成多个布线图案和多个镀处理用引线。各布线图案与各镀处理用引线相互形成为一体。在各布线图案的端部设置有电极焊盘，以从各电极焊盘起向布线图案的相反侧延伸的方式设置镀处理用引线。将各镀处理用引线的宽度设定为大于各布线图案的宽度。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.023 seconds)
