-
公开(公告)号：CN118366951A
公开(公告)日：2024-07-19
申请号：CN202410621441.7
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司 , 江苏扬杰半导体有限公司
IPC: H01L23/495 , H01L25/18 , H01L25/16
Abstract: 本发明公开了一种并联式双向开关功率模块，包括：框架、芯片、功率连接部、信号连接部、转接连接部、塑封体和热敏电阻，芯片底部通过焊接料固定到框架上、框架通过功率连接部和信号连接部实现芯片表面电极连接到外部，热敏电阻底部通过焊接料固定到框架上，塑封体将其它部分包封保护。本发明中的并联式双向开关功率模块体积小、散热能力强、可靠性高、发热耗损低、成本较低、一致性好、使用方便。
-
公开(公告)号：CN111933543B
公开(公告)日：2024-07-09
申请号：CN202010811162.9
申请日：2020-08-13
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/66
Abstract: 一种轴向二极管的外观检测方法，包括以下步骤：利用摄像头多角度的拍摄置于取像位置的二极管的照片；利用视觉或图像软件合成上述照片为360度的全景照片；根据全景照片的外观尺寸，识别二极管的本体尺寸是否符合要求；调节全景照片的R、G、B值，根据设定的黑白阈值识别瑕疵点的尺寸，并判定瑕疵点是否符合要求。本发明的外观检测方法，可以通过计算机视觉实现自动化的全面的产品外观检测，可有效替代传统的人工目测筛选，提升了检测效率，准确率高，保证外观品质，有效降低了检测成本，提高生产效率，具有很强的实用性和广泛的适用性。
-
公开(公告)号：CN118231261A
公开(公告)日：2024-06-21
申请号：CN202410623588.X
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/423 , H01L29/06 , H01L29/78 , H01L27/07 , H01L29/872
Abstract: 一种集成SBD的沟槽栅碳化硅MOSFET及制备方法，涉及半导体技术领域。本发明使沟道区的载流子运动路径从上而下纵向，将沟槽栅氧底部完全包裹于PW区，避免了沟槽栅氧底部拐角的电场集中，防止栅氧的早期失效；并且本发明的沟槽栅碳化硅MOSFET内部同时具有PN结二极管和肖特基二极管，因此在续流过程中，肖特基二极管的低正向压降减小了器件的续流损耗，而PN结二极管则可以在通过大浪涌电流时作为另一泄流路径打开，从而提高器件的抗浪涌电流能力。此外，肖特基二极管的单极性结构在续流过程中也不会发生空穴进入到漂移层中的现象，降低了器件的双极退化风险。
-
公开(公告)号：CN118197923A
公开(公告)日：2024-06-14
申请号：CN202410623584.1
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/06 , H01L29/423 , H01L29/78
Abstract: 一种降低沟槽栅氧电场的碳化硅MOSFET器件及制备方法，涉及半导体技术领域。沟槽栅碳化硅MOSFET由于沟槽栅氧底部拐角的界面电场集中，以及栅氧的高界面态，导致器件在运行过程中栅氧层易产生击穿失效，大幅影响着器件的使用可靠性。本发明在沟槽栅氧底部设有一层浓度较浅的N‑区，这层浅N‑区完全将沟槽底部包裹，帮助PN结在沟槽栅氧底部进行耗尽，避免了电场集中，从而降低了器件沟槽栅氧的击穿失效概率，提高器件可靠性。根据仿真验证，本发明结构将原本聚集于沟槽栅氧底部拐角的电场转移到了浅N‑区，最大场强数值也降低了近60%。
-
公开(公告)号：CN108855785B
公开(公告)日：2024-05-17
申请号：CN201810990382.5
申请日：2018-08-28
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种带有限位和缓冲装置的点胶模组。涉及一种点胶设备，尤其涉及一种带有限位和缓冲装置的点胶模组。提供了一种结构紧凑，能有效避免碰撞的带有限位和缓冲装置的点胶模组。包括设于机械臂上的框架，所述框架上设有点胶头，所述点胶头内设有胶体，所述框架上设有C型开口，所述开口背向机械臂，所述开口内设有限位装置和缓冲装置，所述限位装置位于开口内侧，所述缓冲装置位于开口外侧，所述套管的底部设有橡胶垫。本发明从整体上具有结构紧凑，能有效避免碰撞的特点。
-
Patent Agency Ranking
公开(公告)号：CN110749389B
公开(公告)日：2024-05-10
申请号：CN201911209587.6
申请日：2019-12-01
Applicant: 扬州扬杰电子科技股份有限公司
IPC: G01L1/18 , H01L23/31 , H01L23/495
Abstract: 一种氮化镓MOSFET塑封应力检测结构、涉及功率半导体器件技术领域，尤其涉及一种氮化镓MOSFET塑封应力检测结构。提供了一种方便检测，提供检测可靠性的氮化镓MOSFET塑封应力检测结构。包括芯片、引线框架以及覆盖在芯片、引线框架上的塑封层，所述芯片包括衬底、制作在衬底上的氮化镓MOSFET结构层、制作在衬底底部的压阻、制作在衬底底面上的绝缘层、制作在绝缘层上的电极层，所述衬底的材料为单晶硅。本发明的氮化镓MOSFET塑封应力检测结构的制备工艺与常规氮化镓MOSFET芯片制备和封装工艺兼容，制备过程简单易行。
-
公开(公告)号：CN117637469A
公开(公告)日：2024-03-01
申请号：CN202311627177.X
申请日：2023-11-30
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/311 , H01L21/67
Abstract: 一种防止复合钝化膜过刻蚀的工艺方法，涉及半导体加工技术领域。本发明通过研究工艺压力，RF功率及CF4、CHF3、AR和O2的比例对复合钝化膜刻蚀的影响，并分析常温刻蚀与冷冻刻蚀的原理差异，得到相对较优异的工艺菜单，利用该菜单可以得到角度基本垂直，下层金属无刻蚀形貌，实现复合钝化膜刻蚀均匀性提高，选择比提升，并成功应用于平面肖特基于沟槽肖特基器件的制作中，满足产品需求。
-
公开(公告)号：CN117542734A
公开(公告)日：2024-02-09
申请号：CN202311780404.2
申请日：2023-12-22
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/329 , H01L29/872 , H01L29/06 , H01L29/16
Abstract: 一种高压碳化硅器件及制备方法，涉及半导体技术领域。本发明中沟槽刻蚀区可以和对准标记图形同一层光刻板制作，不增加工艺复杂度和制造成本。芯片边缘刻蚀沟槽使得P区注入结深增加，在器件反向加压测试时时，使得背面电极的等势面不再划片道表面，由于刻蚀形成的深PN结在反向耗尽时，其电场梯度几乎全部转移到耗尽区内，划片道表面电势将被极大限度的拉低，两者之间的电势差根本不足以激发空气电离，从未避免上述打火现象的发生。并且，刻蚀后形成的PN结深更深，电场梯度转移到更深的外延层内，终端至划片道可以设计的更小，从而提高晶圆利用率，降低成本。
-
公开(公告)号：CN117457544A
公开(公告)日：2024-01-26
申请号：CN202311660210.9
申请日：2023-12-06
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 模块合片治具及使用方法。涉及半导体制造领域。包括基板固定板、框架固定板和压板，所述基板固定板用于放置若干基板，所述基板上用于连接芯片；所述框架固定板用于放置框架，所述框架固定板连接在基板固定板上，所述框架中的若干单元体与基板一一对应连接，在基板的不同位置上设置焊料，用于连接芯片和单元体；所述压板连接在框架固定板上、且位于框架的上方。本发明在基板上设置焊料，分别连接芯片和框架中的单元体，减少焊接次数，降低了成本，提高了产品性能。
-
公开(公告)号：CN117423726A
公开(公告)日：2024-01-19
申请号：CN202311743787.6
申请日：2023-12-19
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 一种增加器件鲁棒性的GaN HEMT器件及其制备方法，涉及半导体技术领域。本发明创新性的采用器件内部元胞隔离技术，当器件某一个区域损伤较大时，仅该区域元胞的电应力流向该损伤区域，相对整个器件所有元胞的电应力集中流向该损伤区域，施加在该损伤区域的电应力会小，可以有效地避免器件某一个区域损伤较大时，整个器件所有元胞的电应力都会集中流向该损伤区域，造成该损伤区域承受的电应力超出极限从而器件损坏的现象，从而增加了器件的鲁棒性。
-
-
-
-
-
-
-
-
-
Search Results
745
records
(took 0.075 seconds)
