-
公开(公告)号：CN114814514B
公开(公告)日：2024-11-15
申请号：CN202210484843.8
申请日：2022-05-06
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种利用TVS管漏电进行测试的方法。涉及一种半导体加工技术领域。包括以下步骤：步骤A：将双向TVS二极管放置在控制炉中；步骤B：设置控制炉的初始温度值、结束温度值和步进温度值；并将控制炉与信号发生器连接，通过信号发生器将控制炉升至的温度数值向功率器件测试仪传输；步骤C：在功率器件测试仪中设置漏电IR测试参数；步骤D：启动功率器件测试仪，获取温度T和漏电IR的对应关系，并转换成对应函数；步骤E：将N‑MOS器件、电阻、电压源、电流表和双向TVS二极管串联形成加热回路；本发明可查看器件的壳温和环境温度，通过耗散功率公式:P=（Tj‑Ta）/Rth，P=（Tj‑Tc）/Rth即可分别计算出芯片结到壳的热阻和芯片结到环境的热阻。
-
公开(公告)号：CN116504631A
公开(公告)日：2023-07-28
申请号：CN202310421714.9
申请日：2023-04-19
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/335 , H01L29/778
Abstract: 一种自对准栅金属增强型GaN‑HEMT器件及其制备方法。涉及半导体技术领域。本发明提出的一种自对准栅金属增强型GaN‑HEMT器件的制备方法，具有以下优点：采用自对准工艺制备栅极，使栅金属边缘和P‑GaN边缘对齐；1、避免了由于光刻的精度、对齐误差导致肖特基金属和P‑GaN位置偏差，造成肖特基金属部分挂在P‑GaN侧壁，与AlGaN势垒层接触，形成漏电通道；2、避免了部分P‑GaN上方不存在肖特基金属，以及该现象造成的减弱栅极对器件的控制能力，影响器件的跨导，减弱栅下导电通道的能力，影响器件的通流能力的问题，显著提高了器件的栅极控制能力和电流密度值。
-
公开(公告)号：CN116387157A
公开(公告)日：2023-07-04
申请号：CN202310416017.4
申请日：2023-04-19
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/335 , H01L29/778
Abstract: 一种具有刻蚀自终止效果的GaN‑HEMT器件的制备方法，涉及半导体技术领域。包括以下步骤：S100，在衬底上依次制备AlN间隔层、Al组分渐变缓冲AlGaN层和掺C高阻GaN层、GaN沟道层和AlN插入层；S200，在AlN插入层上依次制备多层AlGaN势垒层；S300，在多层AlGaN势垒层上制备掺Mg P‑GaN盖帽层；S400，在外延片上对栅极区域外进行掺Mg P‑GaN盖帽层刻蚀并沉积隔离层；S500，对外延片上无源区进行ISO隔离；S600，在外延片上制备D极欧姆接触金属、S极欧姆接触金属；S700，在外延片上制备G电极肖特基接触金属和G极Pad金属；S800，在外延片上制备S极场板，G、S、D极Pad金属；S900，在外延片上制备隔离层和G、S、D极Pad开窗。本发明避免造成严重的高频电流崩塌效应。
-
公开(公告)号：CN116230535A
公开(公告)日：2023-06-06
申请号：CN202310416018.9
申请日：2023-04-19
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/335 , H01L29/778
Abstract: 一种防止AlGaN过刻蚀的GaN‑HEMT器件的制备方法，包括以下步骤：S100，在衬底上依次制备AlN间隔层、Al组分渐变缓冲AlGaN层和掺C高阻GaN层；S200，在掺C高阻GaN层上依次制备GaN沟道层、AlN插入层和AlGaN势垒层；S300，在AlGaN势垒层上依次制备AlN阻挡层和掺Mg P‑GaN盖帽层；S400，在外延片上对栅极区域外进行掺Mg P‑GaN盖帽层刻蚀并沉积隔离层；S500，对外延片上无源区进行ISO隔离；S600，在外延片上制备D极欧姆接触金属、S极欧姆接触金属；S700，在外延片上制备G电极肖特基接触金属和G极Pad金属；S800，在外延片上制备S极场板，G、S、D极Pad金属；S900，在外延片上制备钝化层和G、S、D极Pad开窗。本发明避免了造成严重的高频电流崩塌效应。
-
公开(公告)号：CN117423726A
公开(公告)日：2024-01-19
申请号：CN202311743787.6
申请日：2023-12-19
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 一种增加器件鲁棒性的GaN HEMT器件及其制备方法，涉及半导体技术领域。本发明创新性的采用器件内部元胞隔离技术，当器件某一个区域损伤较大时，仅该区域元胞的电应力流向该损伤区域，相对整个器件所有元胞的电应力集中流向该损伤区域，施加在该损伤区域的电应力会小，可以有效地避免器件某一个区域损伤较大时，整个器件所有元胞的电应力都会集中流向该损伤区域，造成该损伤区域承受的电应力超出极限从而器件损坏的现象，从而增加了器件的鲁棒性。
-
Patent Agency Ranking
公开(公告)号：CN117423694A
公开(公告)日：2024-01-19
申请号：CN202311743785.7
申请日：2023-12-19
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L27/07 , H01L29/778 , H01L21/8252
Abstract: 一种高频通流稳定的GaN HEMT器件及其制备方法，涉及半导体技术领域。本发明保证了器件在高频和低频条件下具备同样的工作机制，解决了由于该部分原因造成的器件在高频条件下导通电阻上升的现象，使器件在高频和低频条件下导通电阻和通流能力更加稳定。
-
公开(公告)号：CN115718268A
公开(公告)日：2023-02-28
申请号：CN202211688886.4
申请日：2022-12-28
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种快速筛选分立器件高温漏电的方法。涉及二极管漏电管控方法。包括以下步骤：S100，获得二极管VF‑Tj关系曲线；S200，测试温下二极管的的VF1值；S300，测试出常温下二极管的IR1值；S400，给二极管通大电流加热；S500，测试出高结温下二极管的IR2；S600，测试出高结温下二极管的VF2；S700，根据Tj给定筛选范围。本发明采用一种快速筛选分立器件高温漏电的方法，并根据此方法搭建一个电路，电路中通过控制四个开关的状态，分别组成三个回路（分别为IR测试回路，VF测试回路，Ifp加热回路），以实现快速筛选器件高温漏电的目的。
-
公开(公告)号：CN114113965B
公开(公告)日：2024-05-24
申请号：CN202111412466.9
申请日：2021-11-25
Applicant: 扬州扬杰电子科技股份有限公司
IPC: G01R31/26
Abstract: 一种多规格电子封装产品的高效测试装置。涉及一种半导体测试装置，尤其涉及多型号通用封装测试座。包括支撑座、定位机构、直线驱动机构和若干测试座；若干所述测试座依次通过传送带传送至所述支撑座的顶部；所述直线驱动机构固定设置在支撑座的底部，实现所述支撑座上下往复运动；所述测试座通过所述定位机构限设在所述支撑座上，并通过所述直线驱动机构的上升至与测试座适配的测试位。本发明具有结构紧凑、高效自动、测试规格灵活等特点。
-
公开(公告)号：CN117457496A
公开(公告)日：2024-01-26
申请号：CN202311632902.2
申请日：2023-12-01
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/335 , H01L29/778 , H01L29/417 , H01L29/423 , H01L29/06
Abstract: 一种源极底置Si基GaN HEMT器件及其制备方法，涉及一种半导体技术领域。本发明提出的一种源极底置Si基GaN HEMT器件通过复合栅极结构来控制GaN HEMT的开启和关闭，复合栅极结构位于U型槽中，关态条件下栅极电压为0，由于U型槽内P型Si侧壁处N型Si被两者内建电场完全耗尽，器件不导电，开态条件下，在栅极施加相应的栅极电压，该栅极电压会使U型槽内P型Si侧壁处N型Si两者的内建电场被抵消，N型Si从完全耗尽的阻断状态变成普通导通状态，器件开始导通，随着栅极电压进一步增大，N型Si从普通导通状态进一步转变为电子积累状态，器件达到导通电流饱和区域。
-
公开(公告)号：CN116230534A
公开(公告)日：2023-06-06
申请号：CN202310357525.X
申请日：2023-04-06
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/335 , H01L29/06 , H01L29/778
Abstract: 一种高功率密度的增强型GaN‑HEMT制备方法。涉及半导体器件。本发明通过优化GaNHEMT的外延生长方法以及后续制备工艺，实现制备相同耐压，更小尺寸GaNHEMT器件或相同尺寸，更高耐压的目的。通过在高阻的氮化镓耐压层上生长规则排布的的AlN层作为凸台，后续在此凸台基础上生成均匀厚度的GaN沟道层和AlGaN势垒层，使用台阶仪检测AlGaN势垒层高点Z方向高度Z0，此时对外延片进行填充重掺杂的多晶硅，再使用平坦工艺刻蚀刻蚀到之前记录的Z0高度处，再继续生长P型GaN帽层，后续进行栅极区域的刻蚀，并制备肖特基金属、再在漏源区域制备欧姆金属，实现在相同的耐压下、大大缩减器件尺寸的目的。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.043 seconds)
