-
公开(公告)号：CN106407132A
公开(公告)日：2017-02-15
申请号：CN201610830324.7
申请日：2016-09-19
Applicant: 复旦大学
IPC: G06F12/0844
Abstract: 本发明属于集成电路设计技术领域，具体为一种基于共享存储器的数据通信同步方法。在基于总线互连的多核SoC系统中，多个处理器之间的数据通信通常通过共享存储器来实现。本发明利用多核SoC实现并行GPDT算法，在矩阵运算中将各个处理器的计算结果利用共享存储器进行拼接或累加来构造完整结果。对于需要结果拼接的通信过程，根据每个处理器分配的工作量将共享地址空间合理地进行分割，使得每个处理器与分割之后的地址空间片段一一对应，将计算结果写入对应的地址空间；而对于需要结果累加的通信过程，则每个处理器覆盖写入同一块地址空间。为了避免数据发生冲突，本发明提供“检测标识-修改标识-访问存储-还原标识”的数据同步方法，这样大大降低了发生数据冲突的概率。
-
公开(公告)号：CN103746694B
公开(公告)日：2017-02-01
申请号：CN201410014952.9
申请日：2014-01-14
Applicant: 复旦大学
IPC: H03M1/06
Abstract: 本发明属于半导体和集成电路技术领域，具体为一种应用于两步式积分型模数转换器的斜坡转换电路。本发明的斜坡转换电路包括一个运算放大器、一对的采样电容、一对寄生平衡电容和六个开关。在第一步高位模数转换时，输入斜坡信号直接输出，同时被运算放大器和第一个采样电容采样和保持；在第二步低位模数转换时，输入斜坡信号输入到运算放大器正输入端，运算放大器将其正输入端的电压变化以增益为一的方式传递到第二个采样电容的浮空极板，并在此与第一步的保持电压进行叠加，作为斜坡转换电路的输出。本发明可以有效消除该类型模数转换器电压变化的传递过程中由寄生电容引起的增益误差，提高精度和速度。
-
公开(公告)号：CN106254254A
公开(公告)日：2016-12-21
申请号：CN201610830325.1
申请日：2016-09-19
Applicant: 复旦大学
IPC: H04L12/751 , H04L12/933 , H04L12/24 , H04L29/06
Abstract: 本发明属于集成电路设计技术领域，具体为一种基于Mesh拓扑结构的片上网络通信方法。片上网络的通信方式分为两种：广播和点对点传输；本发明包括：由主核向各个子核通信的广播，由各个子核向主核通信的点对点传输；片上网络通信采用包交换的数据传输方式；其中，由主核向各个子核通信的广播，是以中心的一个核称为主核，以其周围的核称为子核，该主核按照一定的路由算法分别向各个子核由近及远传播数据；由各个子核向主核通信的点对点传输，是以中心的一个核称为主核，以其周围的核称为子核，由各个子核按照一定的路由算法分别向与其相邻的子核传播数据并最终汇总到主核；同时，采用包交换的数据传输方式，在一条链路上可以提供多个数据通路，大大提高数据的传输效率。
-
公开(公告)号：CN103475378B
公开(公告)日：2016-11-23
申请号：CN201310408126.8
申请日：2013-09-09
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明属于无线数字通信和广播技术领域，具体涉及一种适用于光通信的高吞吐率LDPC译码器。该译码器包括存储器单元（分为A、B两部分）、初始化单元、节点更新单元和译码检测单元：存储器单元用于存储信道本征信息、节点间软信息和译码结果；初始化单元用于将接收到的信道本征信息进行初始化；节点更新单元用于执行迭代译码过程；译码检测单元用于检测每次迭代结束时是否译码成功。该译码器特别采用时钟复用方式提升吞吐率，在时钟上升沿和下降沿分别对两组不同码字进行译码，以提升吞吐率；两组不同的存储器共用同样的初始化单元、节点更新单元和译码检测单元，以节省硬件资源。
-
公开(公告)号：CN103578531B
公开(公告)日：2016-09-28
申请号：CN201310494138.7
申请日：2013-10-21
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储器设计领域，具体为一种负位线电压产生电路。其结构包括一个耦合电容，一个负责将耦合后的电平拉回“0”的下拉管，一个负责对下拉管栅极充电的预充管和一个负责放电的放电管，及两对反相器。其中一个反相器为低偏斜反相器，用于产生瞬间的高电平到低电平的跳变；另一个则为管脚地被下拉管控制的输出反相器，用于数据输出。本发明结构简单，能够有效的产生负位线电压。
-
Patent Agency Ranking
公开(公告)号：CN105430419A
公开(公告)日：2016-03-23
申请号：CN201510787966.9
申请日：2015-11-17
Applicant: 复旦大学
IPC: H04N19/625 , H04N19/423
Abstract: 本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC标准的基于脏位的两级DCT系数存储方法。本发明将DCT系数分成三个部分：符号位、高位数据和低位数据，并将数据位的较高部分划归为高位数据，剩余比特划归为低位数据；同时采用SRAM作为存储层次中的第一级，用来存储符号位、低位数据和表征该高位是否涵盖信息的脏位；采用寄存器作为存储层次中的第二级，用来存储一些需要存储的高位数据；并且使用计数器推算高位指针并进行索引。本发明通过层次化的存储策略减少硬件代价。
-
公开(公告)号：CN105376586A
公开(公告)日：2016-03-02
申请号：CN201510787745.1
申请日：2015-11-17
Applicant: 复旦大学
Abstract: 本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC标准中整数运动估计的三级流水线硬件架构。本发明将整数运动估计的硬件实现分为三级流水线，分别是读入并搜索降采样后的像素、读入原始像素、搜索原始像素。硬件处理器，首先在第一级流水线中，读入降采样后的像素块，并搜索得出一个基准的运动矢量；接着，在第二级流水线中，读入第一级所得到的基准运动矢量所指向降采样后的像素块所对应的原始像素块；最后，在第三级流水线中，对第二级所读入的原始像素块进行搜索，得到最终的整数运动估计结果。通过三级流水线的划分，本发明可以以较低的带宽成本和数据处理代价完成HEVC标准下的整数运动估计。
-
公开(公告)号：CN105376581A
公开(公告)日：2016-03-02
申请号：CN201510787965.4
申请日：2015-11-17
Applicant: 复旦大学
IPC: H04N19/426 , H04N19/625
Abstract: 本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC标准的基于指针的两级DCT系数存储方法。本发明将DCT系数分成三个部分：符号位、高位数据和低位数据，并将数据位的较高部分划归为高位数据，剩余比特划归为低位数据；同时采用SRAM作为存储层次中的第一级，用来存储符号位、低位数据和能够指向高位数据的高位指针；采用寄存器作为存储层次中的第二级，用来存储一些需要存储的高位数据；并且使用计数器推算高位指针并进行索引。本发明通过层次化的存储策略减少硬件代价。
-
公开(公告)号：CN105049203A
公开(公告)日：2015-11-11
申请号：CN201510336965.2
申请日：2015-06-17
Applicant: 复旦大学
Abstract: 本发明属于密码学集成电路设计技术领域，具体为一种支持多工作模式的可配置3DES加解密算法电路。本发明3DES加解密算法电路由AHB总线接口、数据传输模块、执行模块以及核心加密模块等组成。本发明采用乒乓缓存的结构，使得整个电路在加解密过程中避免相邻加解密操作之间等待输入数据的时钟消耗，提高加解密效率。本发明提供总线接口，便于集成到以AMBA总线为互联机制的片上系统中。本发明实现可选的单重DES加解密或者3DES加解密，并且实现四种不同模式的DES或者3DES的加解密，这四种模式为电码本、密码分组链接、密码反馈、输出反馈。本发明整体运算效率高，面积小，能够较好地应用于高安全性能要求的系统中。
-
公开(公告)号：CN104883566A
公开(公告)日：2015-09-02
申请号：CN201510277356.4
申请日：2015-05-27
Applicant: 复旦大学
IPC: H04N19/119 , H04N19/176
Abstract: 本发明属于数字高清视频压缩编解码技术领域，具体为一种适用于HEVC标准的帧内预测块大小划分的快速算法。在HEVC标准中，可以选择使用帧内预测的方式进行视频压缩，帧内预测单元大小有4x4、8x8、16x16、32x32、64x64五种，在编码时需要根据图像选择合适的块大小划分方式。本发明基于最大编码单元进行处理，首先是梯度计算：将LCU内部可进行操作的点进行梯度计算；接着将某一预测单元块范围内所有点梯度计算结果相加得到这一预测单元的图像复杂度；最后根据计算获得的每一个预测单元的复杂度值进行块大小划分。本发明通过快速算法得到预测单元的最优块大小划分方式，加速了帧内预测块大小划分过程。
-
-
-
-
-
-
-
-
-
Search Results
309
records
(took 0.022 seconds)
