-
公开(公告)号：CN104363385A
公开(公告)日：2015-02-18
申请号：CN201410590976.9
申请日：2014-10-29
Applicant: 复旦大学
Abstract: 本发明属于数字视频技术领域，具体为一种图像融合的基于行的硬件实现方法。对于一个普适的视频拼接应用，需要执行获取、投影、匹配、缩放和旋转、校正、缝合、拼接、输出等一系列操作。本发明将匹配操作交由软件执行一次，剩余的获取、校正、缝合、拼接和输出操作交由硬件执行；图像获取使用带有先入先出缓存的摄像头加以配合，图像校正，使用三个乘法器来完成；图像缝合使用基于行的缝合算法，图像拼接使用基于行的拼接算法，图像输出采用两种模式。本发明可以将处理单位从一帧像素缩减到一行像素，有效地减少硬件实现下的处理速度，从而高效地实现数字视频的实时融合操作。
-
公开(公告)号：CN104253998A
公开(公告)日：2014-12-31
申请号：CN201410494794.1
申请日：2014-09-25
Applicant: 复旦大学
IPC: H04N19/86 , H04N19/13 , H04N19/122
Abstract: 本发明属于数字高清视频压缩编解码技术领域，具体为一种适用于HEVC标准的去方块效应滤波器的硬件片上存储方法。在HEVC标准中，一个视频流有三个颜色分量：亮度分量Y，色度分量Cb和Cr；在去方块滤波器中，对每个8x8块的边界先进行垂直滤波然后进行水平滤波。本发明是基于一个64x64大小的LCU进行处理。首先是逻辑映射：将Y分量分成左右两个部分LLUMA和RLUMA，色度分量Cb和Cr合成一个部分CCBC；其次是物理映射：将LLUMA、RLUMA和CCBC中不同边界的4x4块存储在不同的SRAM里。本发明一共使用6块SRAM，从而省去了数据从外设的输入和输出时间，减少一个LCU的处理时间，提高吞吐率，最终实现高清数字视频的实时编码。
-
公开(公告)号：CN104883566A
公开(公告)日：2015-09-02
申请号：CN201510277356.4
申请日：2015-05-27
Applicant: 复旦大学
IPC: H04N19/119 , H04N19/176
Abstract: 本发明属于数字高清视频压缩编解码技术领域，具体为一种适用于HEVC标准的帧内预测块大小划分的快速算法。在HEVC标准中，可以选择使用帧内预测的方式进行视频压缩，帧内预测单元大小有4x4、8x8、16x16、32x32、64x64五种，在编码时需要根据图像选择合适的块大小划分方式。本发明基于最大编码单元进行处理，首先是梯度计算：将LCU内部可进行操作的点进行梯度计算；接着将某一预测单元块范围内所有点梯度计算结果相加得到这一预测单元的图像复杂度；最后根据计算获得的每一个预测单元的复杂度值进行块大小划分。本发明通过快速算法得到预测单元的最优块大小划分方式，加速了帧内预测块大小划分过程。
-
公开(公告)号：CN104581174B
公开(公告)日：2018-04-03
申请号：CN201510033123.X
申请日：2015-01-22
Applicant: 复旦大学
IPC: H04N19/42 , H04N19/625
Abstract: 本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC视频编码标准下可配置的高吞吐率的DCT与IDCT硬件复用架构。DCT能够去除图像的空间冗余信息，提高图像的压缩效率，IDCT是DCT的逆过程，编码器中需要DCT和IDCT计算，解码器中需要IDCT计算，通过一定的算法改进DCT和IDCT可以用一套硬件实现，相比于DCT和IDCT的分立实现，复用结构可以大大减小硬件开销。本发明基于变换单元（TU）进行，支持HEVC允许的4种TU大小（4x4、8x8、16x16、32x32）并可实现固定的吞吐率，可同时支持DCT和IDCT。本发明可以有效的减小DCT与IDCT的硬件实现开销并实现固定的高吞吐率，从而高效的实现高清视频的实时编码。
-
公开(公告)号：CN104253998B
公开(公告)日：2017-05-10
申请号：CN201410494794.1
申请日：2014-09-25
Applicant: 复旦大学
IPC: H04N19/86 , H04N19/13 , H04N19/122
Abstract: 本发明属于数字高清视频压缩编解码技术领域，具体为一种适用于HEVC标准的去方块效应滤波器的硬件片上存储方法。在HEVC标准中，一个视频流有三个颜色分量：亮度分量Y，色度分量Cb和Cr；在去方块滤波器中，对每个8x8块的边界先进行垂直滤波然后进行水平滤波。本发明是基于一个64x64大小的LCU进行处理。首先是逻辑映射：将Y分量分成左右两个部分LLUMA和RLUMA，色度分量Cb和Cr合成一个部分CCBC；其次是物理映射：将LLUMA、RLUMA和CCBC中不同边界的4x4块存储在不同的SRAM里。本发明一共使用6块SRAM，从而省去了数据从外设的输入和输出时间，减少一个LCU的处理时间，提高吞吐率，最终实现高清数字视频的实时编码。
-
Patent Agency Ranking
公开(公告)号：CN104883566B
公开(公告)日：2018-06-12
申请号：CN201510277356.4
申请日：2015-05-27
Applicant: 复旦大学
IPC: H04N19/119 , H04N19/176
Abstract: 本发明属于数字高清视频压缩编解码技术领域，具体为一种适用于HEVC标准的帧内预测块大小划分的快速算法。在HEVC标准中，可以选择使用帧内预测的方式进行视频压缩，帧内预测单元大小有4x4、8x8、16x16、32x32、64x64五种，在编码时需要根据图像选择合适的块大小划分方式。本发明基于最大编码单元进行处理，首先是梯度计算：将LCU内部可进行操作的点进行梯度计算；接着将某一预测单元块范围内所有点梯度计算结果相加得到这一预测单元的图像复杂度；最后根据计算获得的每一个预测单元的复杂度值进行块大小划分。本发明通过快速算法得到预测单元的最优块大小划分方式，加速了帧内预测块大小划分过程。
-
公开(公告)号：CN104918048B
公开(公告)日：2018-04-03
申请号：CN201510298837.3
申请日：2015-06-03
Applicant: 复旦大学
Abstract: 本发明属于数字高清视频压缩编解码技术领域，具体为一种适用于HEVC标准的熵编码上下文概率模型建模模块的设计方法。HEVC使用的基于上下文的二进制算术编码，并独特的设计了399个上下文概率模型。在实际编码中，不同的语法元素，相同的语法元素的二进制序列的不同位都可能使用不同的上下文概率模型。本发明使用HEVC标准的熵编码建立的399个上下文概率模型中的280个上下文概率模型，能够正确解码；这些上下文概率模型支持I帧与P帧；采用5块SRAM和2个寄存器存储相关上下文概率模型，并为SRAM设计仲裁结构，能够准确判断概率模型的地址和待写入的数据，并顺利读取数据。
-
公开(公告)号：CN104363385B
公开(公告)日：2017-05-10
申请号：CN201410590976.9
申请日：2014-10-29
Applicant: 复旦大学
Abstract: 本发明属于数字视频技术领域，具体为一种图像融合的基于行的硬件实现方法。对于一个普适的视频拼接应用，需要执行获取、投影、匹配、缩放和旋转、校正、缝合、拼接、输出等一系列操作。本发明将匹配操作交由软件执行一次，剩余的获取、校正、缝合、拼接和输出操作交由硬件执行；图像获取使用带有先入先出缓存的摄像头加以配合，图像校正，使用三个乘法器来完成；图像缝合使用基于行的缝合算法，图像拼接使用基于行的拼接算法，图像输出采用两种模式。本发明可以将处理单位从一帧像素缩减到一行像素，有效地减少硬件实现下的处理速度，从而高效地实现数字视频的实时融合操作。
-
公开(公告)号：CN104918049A
公开(公告)日：2015-09-16
申请号：CN201510298848.1
申请日：2015-06-03
Applicant: 复旦大学
IPC: H04N19/13 , H04N19/103
Abstract: 本发明属于数字高清视频压缩编解码技术领域，具体为一种适用于HEVC标准的二进制算术编码模块。本发明设计的二进制算术编码模块分为4级流水线，其中，第一级根据待编码字符bin的状态索引查表得到RangeLPS和shift候选值；第二级用于更新Range值；第三级用于更新low值；最后一级用于将low值不在变化的比特位移出打包作为输出；本发明采用每个时钟周期处理4个编码字符的编码方式，并对二进制算术编码中的Regular模式，Bypass模式，Terminal模式分开处理，极大的提高了系统的吞吐率。
-
公开(公告)号：CN104918048A
公开(公告)日：2015-09-16
申请号：CN201510298837.3
申请日：2015-06-03
Applicant: 复旦大学
Abstract: 本发明属于数字高清视频压缩编解码技术领域，具体为一种适用于HEVC标准的熵编码上下文概率模型建模模块的设计方法。HEVC使用的基于上下文的二进制算术编码，并独特的设计了399个上下文概率模型。在实际编码中，不同的语法元素，相同的语法元素的二进制序列的不同位都可能使用不同的上下文概率模型。本发明使用HEVC标准的熵编码建立的399个上下文概率模型中的280个上下文概率模型，能够正确解码；这些上下文概率模型支持I帧与P帧；采用5块SRAM和2个寄存器存储相关上下文概率模型，并为SRAM设计仲裁结构，能够准确判断概率模型的地址和待写入的数据，并顺利读取数据。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.016 seconds)
