公开(公告)号：CN111223935A

公开(公告)日：2020-06-02

申请号：CN201911181095.0

申请日：2019-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游佳达 ,  黄彦杰 ,  吕伟元 ,  杨丰诚 ,  陈燕铭

IPC: H01L29/78 ,  H01L29/08

Abstract: 提供一种具有波状接触窗轮廓的半导体装置，及其制造方法。一种示范的半导体装置包括鳍片、栅极结构、源极/漏极特征、以及接触窗。鳍片设置在基板上方，其中鳍片包括通道区以及源极/漏极区；栅极结构设置在基板上方以及鳍片的通道区上方；源极/漏极特征外延成长在鳍片的源极/漏极区中，其中源极/漏极特征包括顶部外延层以及形成在顶部外延层下方的下部外延层，并且下部外延层包括波状顶表面；接触窗具有与源极/漏极特征的下部外延层的波状顶表面配合接合的波状底表面。

公开(公告)号：CN119947116A

公开(公告)日：2025-05-06

申请号：CN202411882042.2

申请日：2024-12-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦杰 ,  黄怀莹 ,  邱维刚 ,  李逸哲 ,  林佑明

IPC: H10B51/30 ,  H10B51/50

Abstract: 本发明提供一种多层氢阻挡堆叠可以被包括在半导体装置中的非挥发性内存结构和内连线结构中的导电结构之间。多层氢阻挡堆叠可以最小化和/或防止氢扩散到非挥发性内存结构的一层或多层中，例如非挥发性内存结构的金属氧化物通道。多层氢阻挡堆叠可以包括氢吸收层和位于氢吸收层上的氢阻隔层。氢阻隔层阻挡或阻止氢气经由导电结构扩散到非挥发性内存结构中。氢吸收层可以吸收可能扩散穿过氢阻隔层的任何氢原子。

公开(公告)号：CN116266992A

公开(公告)日：2023-06-20

申请号：CN202310116841.8

申请日：2023-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦杰 ,  林柏廷 ,  廖崧甫 ,  陈海清 ,  杨世海 ,  林佑明 ,  林仲德

IPC: H10B51/30

Abstract: 本公开的各种实施例是针对一种集成芯片(IC)及其形成方法，其包括设置于基板中的第一电极结构。第一铁电结构设置于第一电极结构的第一侧。通道结构设置于第一铁电结构的第一侧。通道结构包括多个个别的通道结构以及多个绝缘结构。多个个别的通道结构以及多个绝缘结构交替堆叠。一对源极/漏极(S/D)结构设置于第一铁电结构的第一侧。上述一对S/D结构垂直延伸穿过通道结构，且第一电极结构横向设置于上述一对S/D结构的S/D结构之间。

公开(公告)号：CN115206884A

公开(公告)日：2022-10-18

申请号：CN202210529953.1

申请日：2022-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游佳达 ,  翁翊轩 ,  黄彦杰 ,  杜宜宪

IPC: H01L21/8234 ,  H01L21/8238

Abstract: 一种半导体结构，涉及一种用于在全绕式栅极晶体管结构中制造埋藏层以抑制接面漏电的方法。在一些实施例中，方法包括在基板上形成掺杂的外延层、在外延层上形成交替的第一及第二纳米片层的堆叠及图案化堆叠及外延层以形成鳍片结构。方法包括在鳍片结构上形成牺牲栅极结构、移除鳍片结构未被牺牲栅极结构覆盖的部分、以及蚀刻部分第一纳米片层。此外，方法包括在第一纳米片层的蚀刻部分上形成间隔物结构及在邻接第二纳米片层的外延层上形成源极/漏极外延结构。方法还包括移除牺牲栅极结构、移除第一纳米片层及形成栅极结构在第二纳米片层周围。

公开(公告)号：CN222928729U

公开(公告)日：2025-05-30

申请号：CN202421260652.4

申请日：2024-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李逸哲 ,  黄彦杰 ,  黄怀莹 ,  郑凯文 ,  林佑明 ,  林仲德

IPC: H10B51/30 ,  H10D30/01

Abstract: 本实用新型提供一种铁电随机存取记忆体装置，包括电晶体，所述电晶体包括：闸极电极；铁电层，位于所述闸极电极之上；通道层，位于所述铁电层之上；顶盖层，位于所述通道层之上，其中所述顶盖层包含以下中的一或多者：CeOx、BeOx、InOx、GaOx、AlOx、SnOx、VOx、WOx、TiOx、ZrOx、NbOx、HfOx、SiOx、TaOx、基于前述金属氧化物的任意组合的二元金属氧化物、或者基于前述金属氧化物的任意组合的三元金属氧化物；介电层，位于所述顶盖层之上；以及源极及汲极，接触所述顶盖层、所述通道层或所述铁电层中的一或多者。

公开(公告)号：CN218277719U

公开(公告)日：2023-01-10

申请号：CN202221993315.7

申请日：2022-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴铭昆 ,  黄彦杰 ,  蒋国璋 ,  蔡瀚霆 ,  林灿 ,  林仲德

IPC: H10B51/00 ,  H10B51/30

Abstract: 本实用新型实施例涉及半导体结构。一种半导体结构包含：第一电介质层；导电层及栅极电极，其放置于所述第一电介质层中；铁电层，其放置于所述栅极电极上方；沟道层，其放置于所述铁电层上方；第二电介质层，其位于所述第一电介质层上方；源极电极及漏极电极，其放置于所述第二电介质层中；及连接结构，其放置于所述第二电介质层中。所述连接结构与所述源极电极及所述漏极电极分离。所述铁电层具有斜方晶相。