公开(公告)号：CN113451211A

公开(公告)日：2021-09-28

申请号：CN202110585420.0

申请日：2021-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蓝文廷 ,  潘冠廷 ,  朱熙甯 ,  江国诚 ,  王志豪

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种半导体装置及其制造方法，该制造方法包括：对半导体工件施行化学机械研磨制程，半导体工件包括纳米片区域，纳米片区域具有第一类型的半导体材料与第二类型的半导体材料的交替层。上述方法还包括：当第一类型的半导体材料被第二类型的半导体材料覆盖时，停止化学机械研磨制程；将纳米片区域图形化，以形成纳米片堆叠物；形成隔离结构而围绕纳米片堆叠物；从纳米片堆叠物移除第二类型的半导体材料的顶层；将隔离结构凹陷；以及在纳米片堆叠物的上方形成栅极结构。

公开(公告)号：CN113380794A

公开(公告)日：2021-09-10

申请号：CN202110587617.8

申请日：2021-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  朱熙甯 ,  陈冠霖 ,  潘冠廷 ,  王志豪

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 本文公开的栅极切割技术形成栅极隔离鳍，以在形成多栅极器件之前，特别是在形成多栅极器件的金属栅极之前，将多栅极器件的金属栅极彼此隔离。示例性器件包括：第一多栅极器件，具有第一源极/漏极部件和围绕第一沟道层的第一金属栅极；以及第二多栅极器件，具有第二源极/漏极部件和围绕第二沟道层的第二金属栅极。将第一金属栅极和第二金属栅极分隔开的栅极隔离鳍包括具有第一介电常数的第一介电层和设置在第一介电层上方的具有第二介电常数的第二介电层。第二介电常数小于第一介电常数。栅极隔离端帽可以设置在栅极隔离鳍上，以提供额外的隔离。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113113296A

公开(公告)日：2021-07-13

申请号：CN202110198205.5

申请日：2021-02-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘冠廷 ,  苏焕杰 ,  林志昌 ,  朱熙甯 ,  詹易叡 ,  江国诚 ,  王志豪

IPC: H01L21/28 ,  H01L21/336

Abstract: 半导体装置的制造方法包括于多个鳍片之上形成虚置栅极。接着，移除虚置栅极的第一部分以形成第一沟槽，第一沟槽露出第一混合鳍片以及第二混合鳍片的第一部分。半导体装置的制造方法还包括以第一介电材料填充第一沟槽，第一介电材料设置于第一混合鳍片以及第二混合鳍片的第一部分之上。接着，移除虚置栅极的第二部分以形成第二沟槽，且以金属层填充第二沟槽。半导体装置的制造方法还包括回蚀刻金属层，其中在回蚀刻金属层的步骤之后，金属层的第一顶表面定义出第一平面，第二混合鳍片的第二部分的第二顶表面定义出第二平面，且第一平面设置于第二平面下方。

公开(公告)号：CN109427673A

公开(公告)日：2019-03-05

申请号：CN201810190914.7

申请日：2018-03-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  王志豪 ,  潘冠廷

IPC: H01L21/8234 ,  H01L27/088

Abstract: 在衬底上形成第一和第二鳍式场效应晶体管(finFET)的方法包括在衬底上分别形成第一和第二finFET的第一和第二鳍结构，并且分别在第一和第二鳍结构的顶面上形成具有第一和第二厚度的第一和第二氧化物区域。该方法还包括分别在第一和第二鳍结构的侧壁上形成具有第三和第四厚度的第三和第四氧化物区域。第一和第二厚度分别大于第三和第四厚度。该方法还包括在第一和第三氧化物区域上形成第一多晶硅结构并且在第二和第四氧化物区域上形成第二多晶硅结构。该方法也包括分别在第一和第二鳍结构的第一和第二凹进部分上形成第一和第二源极/漏极区域并且分别用第一和第二栅极结构替换第一和第二多晶硅结构。本发明实施例涉及半导体器件及其形成方法。

公开(公告)号：CN107230638A

公开(公告)日：2017-10-03

申请号：CN201710012907.3

申请日：2017-01-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  潘冠廷 ,  王志豪 ,  梁英强 ,  卡洛斯·H·迪亚兹

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种方法包括形成延伸至半导体衬底内的隔离区并凹进隔离区。隔离区之间的半导体衬底的部分突出为高于隔离区以形成半导体鳍。形成伪栅电极以覆盖半导体鳍的中间部分，且半导体鳍的端部未被伪栅电极覆盖。伪栅电极包括伪栅电极下部和包括多晶硅的伪栅电极上部位于伪栅电极下部的上方。伪栅电极下部和伪栅电极上部由不同的材料形成。源极/漏极区在伪栅电极的相对两侧上形成。伪栅电极被替代栅电极替换。本发明实施例涉及两步伪栅极形成。

公开(公告)号：CN118983311A

公开(公告)日：2024-11-19

申请号：CN202411002435.X

申请日：2024-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家豪 ,  潘冠廷 ,  游家权 ,  江国诚 ,  王志豪

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/51 ,  H01L29/06

Abstract: 本发明的各种实施例提供了半导体器件结构。在一个实施例中，半导体器件结构包括：介电壁，设置在衬底上方；第一金属栅极结构部分和第二金属栅极结构部分，分别设置在介电壁的任意一侧。每个第一金属栅极结构部分和第二金属栅极结构部分包括：多个半导体层，垂直地堆叠并且彼此分离；高K(HK)介电层，设置成围绕半导体层中的每一个的至少三个表面；以及栅极电极层，设置在两个相邻的半导体层之间。半导体器件结构还包括：金属层，设置在介电壁的两个相对侧壁上。本申请的实施例还提供了形成半导体器件结构的方法。

公开(公告)号：CN118800775A

公开(公告)日：2024-10-18

申请号：CN202410795415.6

申请日：2024-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘冠廷 ,  江国诚 ,  王志豪

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种半导体器件包括：半导体衬底、第一半导体结构、第二半导体结构、第三半导体结构、介电壁和第一隔离部件。第一半导体结构、第二半导体结构和第三半导体结构设置在半导体衬底上。第一半导体结构设置在第二半导体结构和第三半导体结构之间。介电壁设置在半导体衬底上并且连接在第一半导体结构和第二半导体结构之间。第一隔离部件设置在第一半导体结构和第三半导体结构之间并且延伸到半导体衬底中。本发明的实施例还提供了形成半导体器件的方法。

公开(公告)号：CN116682731A

公开(公告)日：2023-09-01

申请号：CN202310395011.3

申请日：2023-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘冠廷 ,  江国诚 ,  朱熙甯 ,  詹易叡 ,  王纬婷 ,  王志豪

IPC: H01L21/336 ,  H01L29/78

Abstract: 根据本申请的实施例，提供了制造半导体器件的方法。在制造半导体器件的方法中，形成包括第一半导体层和第二半导体层的堆叠层的鳍结构，形成隔离绝缘层，使得堆叠层从隔离绝缘层暴露，在暴露的堆叠层的至少侧壁上方形成牺牲包覆层，在暴露的堆叠层上方形成牺牲栅电极，形成层间介电层，部分地凹进牺牲栅电极以留下剩余的牺牲栅电极的柱，去除牺牲包覆层和第一半导体层，形成包裹围绕第二半导体层的栅极介电层以及在栅极介电层上方形成栅电极，去除柱，在去除柱的栅极空间中形成一个或多个介电层。根据本申请的其他实施例，还提供了半导体器件。

公开(公告)号：CN115394715A

公开(公告)日：2022-11-25

申请号：CN202210729659.5

申请日：2022-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱熙甯 ,  江国诚 ,  王志豪 ,  程冠伦 ,  陈冠霖 ,  潘冠廷

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种半导体装置，包括基板；第一半导体通道位于基板上；第二半导体通道位于基板上且横向偏离第一半导体通道；以及第三半导体通道位于基板上并横向偏离第二半导体通道。第一、第二及第三栅极结构，分别位于第一、第二及第三半导体通道上并分别横向围绕第一、第二及第三半导体通道。第一非有源鳍状物位于第一与第二栅极结构之间；以及第二非有源鳍状物位于第二与第三栅极结构之间。桥导体层位于第一、第二、与第三栅极结构及第一与第二非有源鳍状物上。介电插塞自第二非有源鳍状物的上表面延伸穿过桥导体层至桥导体层的至少上表面。

公开(公告)号：CN114975269A

公开(公告)日：2022-08-30

申请号：CN202210313541.4

申请日：2022-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹易叡 ,  潘冠廷 ,  朱熙甯 ,  江国诚 ,  王志豪

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种半导体装置，包括基板、第一半导体通道、第二半导体通道、隔离部件、第一衬层及第二衬层。第一半导体通道在基板上方。第二半导体通道在基板上方，且与第一半导体通道横向地偏移。隔离部件嵌入在基板中，且横向地介于第一半导体通道及第二半导体通道之间。第一衬层横向地环绕隔离部件，且介于隔离部件及第一半导体通道之间。第二衬层横向地环绕第一衬层，且介于第一衬层及第一半导体通道之间。