公开(公告)号：CN107170825A

公开(公告)日：2017-09-15

申请号：CN201611230186.5

申请日：2016-12-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/76834 ,  H01L21/02123 ,  H01L21/76802 ,  H01L29/42372 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L2029/7858

Abstract: 本发明实施例公开了半导体器件、鳍式场效晶体管器件及其形成方法。根据一些实施例，半导体器件包括衬底、第一栅堆叠、第一介电层、遮蔽层及连接件。所述第一栅堆叠位于衬底之上。所述第一介电层位于所述第一栅堆叠侧边，其中所述第一栅堆叠的顶表面低于所述第一介电层的顶表面，从而在所述第一栅堆叠上方提供第一凹陷。所述遮蔽层位于所述第一凹陷的表面上且延伸至所述第一介电层的所述顶表面上。所述连接件穿过所述遮蔽层并电连接至所述第一栅堆叠。

公开(公告)号：CN107026119A

公开(公告)日：2017-08-08

申请号：CN201710061657.2

申请日：2017-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志翰 ,  张哲诚 ,  曾鸿辉

IPC: H01L21/77 ,  H01L27/02

Abstract: 本案介绍形成半导体装置的一种方法，此方法包括接收具有多个栅极结构的基板；在栅极结构侧壁上形成间隔物；评估栅极结构的间距差异；根据间距差异决定蚀刻配方；藉由使用蚀刻配方对与栅极结构关连的极区域执行蚀刻制程，从而形成具有各自深度的源极/漏极凹槽；以及藉由使用半导体材料执行磊晶生长以在源极/漏极凹槽中形成源极/漏极特征。

公开(公告)号：CN106992153A

公开(公告)日：2017-07-28

申请号：CN201610622347.9

申请日：2016-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明揭露一种集成电路及其制造方法。集成电路包含基板、至少一n型半导体元件，以及至少一p型半导体元件。n型半导体元件位于基板上。n型半导体元件包含栅极结构，栅极结构具有底表面及至少一侧壁。n型半导体元件的栅极结构的底表面与n型半导体元件的栅极结构的侧壁交会以形成一内角。p型半导体元件位于基板上。p型半导体元件包含栅极结构，栅极结构具有底表面及至少一侧壁。p型半导体元件的栅极结构的底表面与p型半导体元件的栅极结构的侧壁交会以形成一内角，此内角小于n型半导体元件的栅极结构的内角。

公开(公告)号：CN106992145A

公开(公告)日：2017-07-28

申请号：CN201610903251.X

申请日：2016-10-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰

IPC: H01L21/768 ,  H01L23/528

Abstract: 一种互连结构包括非绝缘结构、介电结构和导电结构。该介电结构存在于非绝缘结构上。介电结构中具有沟槽开口和通孔开口。沟槽开口具有底面以及位于底面中的至少一个凹槽。通孔开口存在于沟槽开口和非绝缘结构之间。导电结构存在于沟槽开口和通孔开口中并且电连接至非绝缘结构。导电结构至少与凹槽的底面分隔开。本发明实施例涉及互连结及其形成方法。

公开(公告)号：CN106972002A

公开(公告)日：2017-07-21

申请号：CN201611058613.6

申请日：2016-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L27/0886 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76837 ,  H01L21/76897 ,  H01L21/823425 ,  H01L21/823468 ,  H01L21/823475 ,  H01L21/823864 ,  H01L21/823871 ,  H01L23/535 ,  H01L27/088 ,  H01L29/41775 ,  H01L29/41791 ,  H01L29/66795 ,  H01L2029/7858 ,  H01L23/5386 ,  H01L21/76804

Abstract: 一种半导体结构，包含衬底、第一栅极结构、第一间隔件、源极漏极结构、导体和接触蚀刻停止层。第一栅极结构存在于衬底上。第一间隔件存在于第一栅极结构的至少一个侧壁上，其中第一间隔件有顶部和底部，底部位于顶部和衬底之间。源极漏极结构邻近第一间隔件的底部。导体电连接至源极漏极结构。保护层至少存在于导体和第一间隔件的顶部之间。接触蚀刻停止层至少部分存在于导体和第一间隔件的顶部之间，而在保护层和第一间隔件的顶部之间不存在。本发明实施例涉及半导体结构及其制造方法。

公开(公告)号：CN106935568A

公开(公告)日：2017-07-07

申请号：CN201611169409.1

申请日：2016-12-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76831 ,  H01L21/76804 ,  H01L21/7681 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/528 ,  H01L23/5329 ,  H01L21/76829

Abstract: 本发明的实施例提供了一种互连结构包括非绝缘体结构、衬垫层、介电结构、导电结构和防粘层。衬垫层位于非绝缘体结构上并且具有位于其中的开口。介电结构位于衬垫层上。介电结构包括位于其中的通孔开口。通孔开口具有侧壁。导电结构位于介电结构的通孔开口中并通过衬垫层的开口电连接至非绝缘体结构。防粘层位于介电结构的通孔开口的侧壁和导电结构之间。本发明的实施例还提供了另一种互连结构以及形成互连结构的方法。

公开(公告)号：CN106887389A

公开(公告)日：2017-06-23

申请号：CN201611024470.7

申请日：2016-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/0228 ,  H01L29/0649 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/785

Abstract: 一种鳍式场效晶体管的制作方法，包括：图案化衬底以形成多个沟槽以及位于沟槽之间的半导体鳍片。于沟槽内形成多个绝缘体，并且形成第一介电层以覆盖半导体鳍片与绝缘体。于第一介电层上形成拟栅极条。于拟栅极条的侧壁上形成多个间隙物拟栅极条。移除拟栅极条与位于其下方的第一介电层直到间隙物的侧壁、半导体鳍片的一部分以及绝缘体的多个部分被暴露出来。形成第二介电层以顺应地覆盖间隙物的侧壁、半导体鳍片被暴露出来的部分以及绝缘体被暴露出来的部分，其中第一介电层的厚度小于第二介电层的厚度。于第二介电层上以及间隙物之间形成栅极。

公开(公告)号：CN106876336A

公开(公告)日：2017-06-20

申请号：CN201611062012.2

申请日：2016-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  巫柏奇 ,  林志翰 ,  曾鸿辉

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/78

Abstract: 一种用于制造半导体结构的方法包括在衬底上形成多个伪半导体鳍。伪半导体鳍彼此邻近并且分组为多个鳍组。每次一组地凹进鳍组的伪半导体鳍。本发明实施例涉及半导体结构及其制造方法。

公开(公告)号：CN106816378A

公开(公告)日：2017-06-09

申请号：CN201610783819.9

申请日：2016-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L21/335 ,  H01L29/78

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/32134 ,  H01L21/32135 ,  H01L21/32139 ,  H01L21/32155 ,  H01L21/823437 ,  H01L21/823456 ,  H01L21/823828 ,  H01L21/82385 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/66545

Abstract: 在用于制造半导体器件的方法中，依次在衬底上形成伪栅极层和硬掩模层。第一掺杂部分形成在伪栅极层中，并且具有相对于伪栅极层的其它部分的蚀刻选择性。在部分硬掩模层上形成蚀刻掩模。蚀刻硬掩模层和伪栅极层以将伪栅极层的第一掺杂部分和其它部分图案化成第一伪栅极和第二伪栅极。第一伪栅极和第二伪栅极具有不同的宽度。形成介电层以外围包围每个第一伪栅极和每个第二伪栅极。用第一金属栅极和第二金属栅极替换第一伪栅极和第二伪栅极。本发明的实施例还涉及用于双重图案化工艺的临界尺寸控制。

公开(公告)号：CN106711046A

公开(公告)日：2017-05-24

申请号：CN201611032568.7

申请日：2016-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L27/0886 ,  H01L21/0223 ,  H01L21/02255 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823462 ,  H01L21/823481 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823857 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/16 ,  H01L29/42376 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/7851 ,  H01L29/7855 ,  H01L2029/7858 ,  H01L29/66795 ,  H01L29/42364

Abstract: 一种鳍式场效晶体管的制作方法，包括：图案化衬底以形成多个沟槽以及位于沟槽之间的半导体鳍片。于沟槽内形成多个绝缘体，并且形成第一介电层以覆盖半导体鳍片与绝缘体。于第一介电层上形成拟栅极条。于拟栅极条的侧壁上形成多个间隙物拟栅极条。移除拟栅极条与位于其下方的第一介电层直到间隙物的侧壁、半导体鳍片的一部分以及绝缘体的多个部分被暴露出来。形成第二介电层以选择性地覆盖半导体鳍片被暴露出来的部分，其中第一介电层的厚度小于第二介电层的厚度。于间隙物之间形成栅极以覆盖第二介电层、间隙物的侧壁以及绝缘体被暴露出的部分。