-
公开(公告)号：CN106206935A
公开(公告)日：2016-12-07
申请号：CN201610553896.5
申请日：2016-07-14
Applicant: 华中科技大学
IPC: H01L43/12
CPC classification number: H01L43/12
Abstract: 本发明公开了一种控制自旋波传输的方法，该发明属于自旋电子学领域。本方法通过在自旋波波导结构上施加电场，可以有效改变磁性波导材料内部交换作用强度。通过电场控制交换常数大小，可以达到调控自旋波色散关系进而实现控制自旋波传输的目的。本发明通过电场控制交换作用，可以超低功耗实现对自旋波传输的局部精确控制，为超低功耗、CMOS工艺流程兼容的磁振子学器件实际应用提供了可能。
-
公开(公告)号：CN103716038B
公开(公告)日：2016-05-25
申请号：CN201310727395.0
申请日：2013-12-25
Applicant: 华中科技大学
IPC: H03K19/173 , G11C16/06
CPC classification number: H03K19/00346 , G11C13/0004 , G11C13/004 , H03K19/1733 , H03K19/17724 , H03K19/20
Abstract: 本发明公开了一种基于相变存储器的非易失性逻辑门电路，包括第一相变存储器、第二相变存储器、第一可控开关元件和第一电阻；第一相变存储器的第一端作为与门电路的第一输入端，第二相变存储器的第一端作为与门电路的第二输入端；第一可控开关元件的第一端与第一相变存储器的第二端连接，第一可控开关元件的第二端接地；第一电阻的一端与第二相变存储器的第一端连接，第一电阻的另一端接地；第二相变存储器的第一端作为与门电路的输出端。本发明基于材料晶态-非晶态相变的非易失性阻态变化实现“与”、“或”、“非”三种基本布尔逻辑运算，并且能实现在一个逻辑门电路同时进行信息的存储和处理的效果。
-
公开(公告)号：CN105280809A
公开(公告)日：2016-01-27
申请号：CN201510582009.2
申请日：2015-09-14
Applicant: 华中科技大学
Abstract: 本发明公开了一种磁隧道结及其制备方法。磁隧道结包括第一电极层，以及依次形成在第一电极层上的第一磁性层、绝缘隧穿层、第二磁性层和第二电极层；第一磁性层和第二磁性层至少其中之一为CoFe(R)/FePt结构；CoFe(R)/FePt结构由CoFe(R)层和FePt层叠加而成，CoFe(R)层较FePt层靠近所述绝缘隧穿层；CoFe(R)层的材料为掺入R的CoFe，R为B、Al和Ni至少其中之一。本发明的磁隧道结能兼顾器件的小尺寸化、高热稳定性及与CMOS工艺的兼容性，因而能广泛应用于传感器、存储装置和逻辑计算装置中。
-
公开(公告)号：CN103359683B
公开(公告)日：2016-01-20
申请号：CN201310288623.9
申请日：2013-07-10
Applicant: 华中科技大学
IPC: B81C1/00
Abstract: 本发明公开了一种MTJ纳米柱阵列的制备方法，包括S1在基底上表面制备电子束光刻对准所需要的定标符；S2根据定标符在基底上表面制备底电极层，底电极层包括多条平行的底电极线；S3在附着有底电极层的基底上表面涂覆一层HSQ，通过电子束曝光对HSQ层进行图形化，在每一条底电极线上形成多个绝缘单元；每一个绝缘单元的中间具有一个孔；S4依次通过光刻、溅射和剥离工艺在绝缘单元的孔内形成磁性多层膜层；磁性多层膜层从下往上依次为自由层、隧穿势垒层、被钉扎层、钉扎层；S5在磁性多层膜层上制备顶电极层并形成MTJ纳米柱阵列。本发明采用HSQ经过电子束曝光形成绝缘层，减少了工艺步骤，大大降低成本，减小工艺误差。
-
公开(公告)号：CN102789786B
公开(公告)日：2015-05-20
申请号：CN201210245272.9
申请日：2012-07-16
Applicant: 华中科技大学
Abstract: 本发明公开了一种CoPt/Ta垂直磁化膜的双层结构及其制备方法。材料依次包括基片，CoPt磁性层，Ta保护层，其中，CoPt的厚度为10nm～100nm，Ta保护层的厚度为1nm～20nm。Ta用于CoPt垂直磁化膜的保护层，作用在于：①Ta元素在溅射沉积及退火中，向CoPt层扩散并向CoPt晶界偏聚，使晶界区成为非磁性区域，改变CoPt磁化反转机制，提高薄膜介质矫顽力。②在热处理过程中，Ta原子向CoPt磁性层扩散，减弱了相邻磁性颗粒间的交换耦合作用，减小介质翻转的噪声，提高了记录位密度。
-
Patent Agency Ranking
公开(公告)号：CN102403459B
公开(公告)日：2014-01-15
申请号：CN201110325521.0
申请日：2011-10-24
Applicant: 华中科技大学
CPC classification number: C22C12/00 , C22C1/10 , C22C28/00 , H01L45/06 , H01L45/148
Abstract: 本发明提供了一种用于相变存储器的硅掺杂的铋碲基材料及其制备方法，本发明硅掺杂的铋碲基材料的化学通式为BixTeySi100-(x+y)，其中x、y满足：0＜x≤40，0＜y≤60，90≤x+y＜100。所发明的硅掺杂的铋碲基材料，在施加电脉冲信号的情况下，发生了高阻态与低阻态之间的可逆转换特性，可以用于相变存储器。与传统的用于相变存储器的GeTe、SiSbTe、GeSbTe等相变薄膜材料相比，本发明硅掺杂的铋碲基材料组分简单、相变速度更快、相变所需能量更低，且与互补金属氧化物半导体(CMOS)器件制造工艺兼容性非常好，是一种优异的相变存储器的新存储材料。
-
公开(公告)号：CN101726506A
公开(公告)日：2010-06-09
申请号：CN200910273102.X
申请日：2009-12-08
Applicant: 华中科技大学
Abstract: 本发明公开了一种相变温度测试系统，其结构为：加热炉的盖板上开有通光孔，加热炉内设有炉腔，样品架位于炉腔内，并位于通光孔的正下方，在通光孔的上方放置有激光器和光电探测器，光电探测器位于待测样品对激光束的反射光路上。本发明可以增设信号放大采集电路、温度控制传感电路和数据处理器。通过该系统测试灵敏度较高，能测定膜厚低至1nm的薄膜的相变温度；且可直接测量薄膜样品的相变温度，对样品无损伤；通过不同升温速率下的变温测量还可获得更多的材料热力学参数。操作简单，成本低廉，测试可靠度较高。
-
-
公开(公告)号：CN118798285A
公开(公告)日：2024-10-18
申请号：CN202410998744.0
申请日：2024-07-24
Applicant: 华中科技大学
Abstract: 本申请提供了一种基于易失性阈值转变器件的人工神经元电路，属于人工神经形态领域；其中，膜电位产生电路用于在不同输入电流以及不同外部复位电压下，产生不同膜电位；慢变量产生电路用于产生慢变量；膜电位复位电路包括易失性阈值转变器件和外部复位电压激励源；外部复位电压激励源用于提供不同的外部复位电压，使膜电位和慢变量改变，模拟生物神经元放电行为；易失性阈值转变器件用于实现膜电位复位功能。与传统基于CMOS电路的神经元相比，本申请提供的神经元电路所需晶体管数量大幅减少、硬件和功耗开销降低，具有结构简单、灵活性强和功能丰富的特点，有利于在硬件脉冲神经网络中大规模集成。
-
公开(公告)号：CN118338771B
公开(公告)日：2024-08-27
申请号：CN202410756160.2
申请日：2024-06-13
Applicant: 华中科技大学
Abstract: 本申请公开了一种氧化硅自整流忆阻器及其制备方法，该忆阻器依次包括衬底、下电极、功能层及上电极，上电极与功能层之间形成的势垒差小于下电极与功能层之间形成的势垒差；功能层包括氧化硅缺氧层，氧化硅缺氧层的氧空位为俘获和释放电荷的陷阱；忆阻器利用氧空位陷阱的电荷俘获和释放机制实现电阻的变化，当在上电极和下电极之间施加负向电压时，电荷从上电极进入氧化硅缺氧层，逐渐被氧空位陷阱俘获，忆阻器的阻值逐渐降低；当在上电极和下电极之间施加正向电压时，电荷从氧化硅缺氧层中移出，逐渐被氧空位陷阱释放，忆阻器的阻值逐渐升高。本申请可有效解决传统离子迁移型忆阻器阵列中漏径电流以及需要大电压Forming问题。
-
-
-
-
-
-
-
-
-
Search Results
149
records
(took 0.043 seconds)
