公开(公告)号：CN104134697A

公开(公告)日：2014-11-05

申请号：CN201410392235.X

申请日：2014-08-11

Applicant: 北京大学

Inventor： 孙雷 ,  徐浩 ,  张一博 ,  韩静文 ,  王漪 ,  张盛东

IPC: H01L29/78 ,  H01L29/786 ,  H01L29/47 ,  H01L21/336

CPC classification number: H01L29/7839 ,  H01L29/1079 ,  H01L29/42356 ,  H01L29/47 ,  H01L29/66477 ,  H01L29/66969 ,  H01L29/7828

Abstract: 一种结合垂直沟道和非对称肖特基势垒源/漏结构的环栅MOS晶体管，包括一个垂直方向的环状半导体沟道(4)，一个环状栅电极(6)，一个环状栅介质层(5)，一个源区(2)，一个漏区(3)，一个半导体衬底(1)；其中，源区位于垂直沟道(4)的底部，与衬底相接；漏区位于垂直沟道的顶部；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成不同势垒高度的肖特基接触；源漏所用金属材料不同。在与现有CMOS工艺兼容并且保持了传统GAA各种优点的条件下，该结构利用非对称肖特基势垒源/漏结构减小了漏电流、简化了工艺要求，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。

公开(公告)号：CN104112671A

公开(公告)日：2014-10-22

申请号：CN201410345212.3

申请日：2014-07-18

Applicant: 北京大学

Inventor： 韩德栋 ,  黄伶灵 ,  陈卓发 ,  丛瑛瑛 ,  赵楠楠 ,  吴静 ,  赵飞龙 ,  董俊辰 ,  王漪 ,  刘力锋 ,  张盛东 ,  刘晓彦 ,  康晋锋

IPC: H01L21/34 ,  H01L21/203

CPC classification number: H01L29/66742 ,  H01L29/7869

Abstract: 本发明提供了一种薄膜晶体管的制备方法，属于半导体行业、平板显示领域。该方法利用溅射工艺生长一层掺镍的氧化锌半导体材料层作为薄膜晶体管的导电沟道层，通过调节掺镍的氧化锌靶材的组分，控制溅射氧气分压，可以改善薄膜晶体管的开关比、亚阈摆幅、阈值电压以及迁移率等特性。本发明具有制作成本低，低温工艺，可适用于透明显示和柔性显示技术等优点。

公开(公告)号：CN102403044B

公开(公告)日：2014-10-15

申请号：CN201010275600.0

申请日：2010-09-08

Applicant: 北京大学

Inventor： 刘力锋 ,  张浩炜 ,  高滨 ,  康晋锋 ,  刘晓彦 ,  王漪 ,  韩汝琦

IPC: G11C29/56

CPC classification number: G11C29/00 ,  G11C7/04 ,  G11C13/00 ,  G11C13/0007 ,  G11C13/0035 ,  G11C13/0069 ,  G11C29/06 ,  G11C29/50016 ,  G11C2013/0073

Abstract: 本申请公开了一种测试RRAM器件的数据保持特性的方法，包括以下步骤：a)控制样品台的温度，将RRAM器件保持为预定的温度；b)将RRAM器件设置为高阻态或低阻态；c)向RRAM器件施加预定的测试电压，使其发生电阻态失效，以测量数据保持时间；d)重复步骤a)-c)，进行多次测量；e)利用多次测量的数据保持时间，计算出RRAM器件的电阻态失效概率F(t)；以及f)对电阻态失效概率F(t)进行拟合，并利用拟合得到的参数进一步计算出预期数据保持时间tE。优选地，利用电压加速和温度加速相结合预测RRAM器件的数据保持时间。该测试方法可以准确且快速地评估RRAM器件的数据保持特性。

公开(公告)号：CN103490769A

公开(公告)日：2014-01-01

申请号：CN201310479380.7

申请日：2013-10-14

Applicant: 北京大学

Inventor： 刘力锋 ,  王逸然 ,  陈冰 ,  王琰 ,  韩德栋 ,  王漪 ,  刘晓彦 ,  康晋锋

IPC: H03K19/177 ,  H01L21/8247

Abstract: 本发明提供信息存储技术领域中的一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法。本发明包括逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本发明能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。

公开(公告)号：CN102832256A

公开(公告)日：2012-12-19

申请号：CN201210330687.6

申请日：2012-09-07

Applicant: 北京大学

Inventor： 刘飞 ,  刘晓彦 ,  康晋锋 ,  杜刚 ,  王漪

IPC: H01L29/788 ,  H01L29/08

Abstract: 本发明涉及场效应晶体管技术领域，公开了一种隧穿场效应晶体管，包括源区、沟道区和漏区，所述源区和漏区分别形成于所述沟道区的两侧，所述源区与沟道区的接触区域为非本征材料，且不同于源区的掺杂类型。本发明通过在源区和沟道区接触处进行不同于源区的掺杂，使器件在开态时具有较窄的源端到沟道的隧穿层厚度，从而提高开态电流。由于该方法并未改变关态时源端到漏端的隧穿层厚度，所以可以保持较低的关态电流，因此，利用该方法可以得到更高的开关比和较低的亚阈值斜率，从而可以得到较好的器件性能。

公开(公告)号：CN102694030A

公开(公告)日：2012-09-26

申请号：CN201210180199.1

申请日：2012-06-01

Applicant: 北京大学

Inventor： 刘飞 ,  刘晓彦 ,  杜刚 ,  王漪

IPC: H01L29/78 ,  H01L29/16 ,  H01L29/10

Abstract: 本发明涉及隧穿场效应晶体管技术领域，公开了一种具有石墨烯纳米带异质结构的隧穿场效应晶体管，包括源区、沟道区和漏区，所述源区和漏区分别形成于所述沟道区的两侧，所述沟道区的材料为石墨烯纳米带，所述源区的材料为p型掺杂的石墨烯纳米带，所述漏区的材料为n型掺杂的石墨烯纳米带，且所述源区的石墨烯纳米带的宽度大于所述沟道区、漏区的石墨烯纳米带的宽度。本发明利用石墨烯纳米带形成的异质结构在保持隧穿场效应晶体管较小漏电流的同时增大开态电流，并进一步减小亚阈值斜率。

公开(公告)号：CN102664195A

公开(公告)日：2012-09-12

申请号：CN201210156669.0

申请日：2012-05-18

Applicant: 北京大学

Inventor： 孙雷 ,  李咏奇 ,  张盛东 ,  韩德栋 ,  王漪

IPC: H01L29/786 ,  H01L21/477

Abstract: 本发明提供了一种制备氧化锌薄膜晶体管的方法，属于半导体技术平板显示领域。该方法核心在于制备氧化锌沟道层后进行退火，退火工艺具体为：放入真空腔中，对真空腔进行抽真空，真空度在3×10-3Pa至4×10-3Pa之间开始退火，退火温度为250℃至300℃之间，退火时间为5至10分钟，退火结束后，使真空腔冷却至室温，然后在氧化锌薄膜沟道层上生长源端电极、漏端电极。本发明可以较好的满足现代利用柔性及玻璃衬底制备氧化锌薄膜晶体管器件的低温要求。且实验条件更加简单，实验过程更加安全，降低了试验成本。

公开(公告)号：CN102610399A

公开(公告)日：2012-07-25

申请号：CN201210062615.8

申请日：2012-03-09

Applicant: 上海北京大学微电子研究院

Inventor： 康晋锋 ,  杨飞 ,  王旭 ,  陆自清 ,  王琰 ,  杜光伟 ,  刘力锋 ,  王漪 ,  张兴

IPC: H01G9/08 ,  H01G9/20 ,  H01M14/00 ,  H01L51/48

CPC classification number: Y02E10/549

Abstract: 本发明涉及太阳能电池技术领域，公开了一种敏化太阳能电池封装系统和封装方法，该敏化太阳能电池封装系统包括：设置在操作仓内的吸附装置、压力装置、可移动的点胶装置和滴液装置，以及设置在所述操作仓外的控制装置；所述吸附装置包括可移动的上吸附单元和下吸附单元，所述上、下吸附单元分别通过压力装置产生负压，分别用于吸附上、下电极基板，所述下吸附单元设有胶体固化灯；所述点胶装置和滴液装置分别由所述控制装置控制，分别用于对所述下电极基板进行自动点胶和自动滴液，所述压力装置分别控制所述点胶装置的点胶压强和滴液装置的滴液压强。本发明封装工艺简单，封装自动化程度高，并同时提高太阳能电池的长期稳定性。

公开(公告)号：CN102437059A

公开(公告)日：2012-05-02

申请号：CN201110401730.9

申请日：2011-12-06

Applicant: 北京大学

Inventor： 王漪 ,  蔡剑 ,  王薇 ,  韩德栋 ,  王亮亮 ,  任奕成 ,  张盛东 ,  刘晓彦 ,  康晋锋

IPC: H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种顶栅自对准氧化锌薄膜晶体管的制备方法。本发明的方法仅需要3块掩膜版，利用三次光刻制备出氧化锌薄膜晶体管；采用自对准方法将沟道区外的栅介质层和栅电极的这两层光刻胶一起剥离，然后对暴露出的沟道区两端的半导体层进行处理减小其电阻以形成低电阻的源区和漏区。本发明由于实现栅介质层和栅电极的自对准，从而有效地减小寄生电容、寄生电阻，提高栅控能力，对提高薄膜晶体管器件自身性能和实现高速薄膜晶体管电路等具有积极效果，同时大大的降低了工艺难度，节约制造成本，提高成品率。

公开(公告)号：CN102403360A

公开(公告)日：2012-04-04

申请号：CN201010275718.3

申请日：2010-09-08

Applicant: 北京大学

Inventor： 韩德栋 ,  王漪 ,  张盛东 ,  孙雷 ,  张韬 ,  任奕成 ,  韩汝琦

IPC: H01L29/786 ,  H01L21/34

Abstract: 本发明提供一种氧化锌基薄膜晶体管及其制备方法，属于半导体技术领域。该氧化锌基薄膜晶体管包括衬底、栅电极、栅介质层、沟道层和源漏电极，衬底是玻璃或者塑料；在衬底上由氧化锌或掺杂Al或者Ga氧化锌导电材料形成栅电极；半导体沟道是由氧化锌及其掺杂半导体材料形成；栅绝缘介质层是由氧化锌绝缘材料形成，设置于栅极和半导体沟道之间；源端和漏端电极是由氧化锌或掺杂Al或者Ga氧化锌导电材料形成。本发明为全氧化锌基薄膜晶体管，可提高器件各层薄膜之间的匹配度，降低了栅绝缘介质层和半导体沟道层之间的失配率，减少界面电荷密度，从而大大提高半导体沟道层的载流子迁移率，使氧化锌薄膜晶体管的性能得到了有效改善。