-
公开(公告)号：CN118153523A
公开(公告)日：2024-06-07
申请号：CN202410034897.3
申请日：2024-01-10
Applicant: 北京大学
IPC: G06F40/146 , G06F40/126 , G06F40/205 , G06N5/01 , G06N5/04
Abstract: 本发明提供一种基于词元树动态生成的自回归模型并行解码方法，属于深度学习领域。本发明首先进行并行解码头的训练，使用并行解码块对于后续位置进行预测，使用动态词元树生成算法生成具有最高估测性能的词元树，最终通过自回归解码头对词元树中所有节点进行验证。采用本发明可以提升解码效率。
-
公开(公告)号：CN118116930A
公开(公告)日：2024-05-31
申请号：CN202410165142.7
申请日：2024-02-05
Applicant: 北京大学
IPC: H01L27/092 , H01L23/50 , H01L23/52 , H01L21/8238
Abstract: 本申请提供一种半导体器件及其制备方法。该半导体器件包括：堆叠晶体管，堆叠晶体管包括由上至下堆叠的第一晶体管和第二晶体管；电源轨结构，电源轨结构包括第一电源轨和第二电源轨，第一电源轨位于堆叠晶体管之上且耦接第一晶体管的源极，第一电源轨被配置为提供第一电压，第二电源轨位于堆叠晶体管之下且耦接第二晶体管的源极，第二电源轨被配置为提供第二电压；其中，第二电压和第一电压不同；第二电源轨的正投影和第一电源轨的正投影基本重叠。
-
公开(公告)号：CN118073283A
公开(公告)日：2024-05-24
申请号：CN202410178555.9
申请日：2024-02-09
Applicant: 北京大学
IPC: H01L21/8238 , H01L27/092 , H01L23/528 , H01L23/48 , H10B10/00 , H05K1/18
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、存储器及设备，该方法包括：在衬底上形成第一半导体结构；在第一介质层上形成第一耦合金属结构，第一耦合金属结构连接第二栅金属结构和第二源漏金属；倒片并去除衬底；在第一半导体结构上形成浅槽隔离层；在浅槽隔离层上形成第二半导体结构；浅槽隔离层中形成有第二耦合金属结构和第三耦合金属结构；第二耦合金属结构连接第一栅金属结构和第四栅金属结构，第三耦合金属结构连接第二栅金属结构和第三栅金属结构；在第二介质层上形成第四耦合金属结构，第四耦合金属结构连接第四栅金属结构和第四源漏金属。通过本申请，可以提高晶体管的集成密度。
-
公开(公告)号：CN117476640B
公开(公告)日：2024-05-17
申请号：CN202311295787.4
申请日：2023-10-08
Applicant: 北京大学
IPC: H01L27/02 , H01L27/092 , H01L21/8238
Abstract: 本申请提供一种半导体制备方法、半导体结构和芯片。该方法包括：在衬底上形成第一层叠结构和第二层叠结构，其中，第一层叠结构用于形成第一晶体管，第二层叠结构用于形成第二晶体管，第一层叠结构和第二层叠结构与衬底之间均形成有第一牺牲层；去除第一牺牲层位于第二层叠结构和衬底之间的部分，以在第二层叠结构和衬底之间形成间隙；在间隙内形成BDI层；形成第一晶体管的第一外延结构和第二外延结构、以及第二晶体管的第三外延结构，其中，第一外延结构和第二外延结构构成第一晶体管的源极和/或漏极，第三外延结构构成第二晶体管的源极和/或漏极，BDI层介于第三外延结构和衬底之间。通过本申请，同时了提供BDI层以及ESD保护。
-
公开(公告)号：CN118039568A
公开(公告)日：2024-05-14
申请号：CN202410034012.X
申请日：2024-01-09
Applicant: 北京大学
IPC: H01L21/8234 , H01L27/088
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构及半导体器件，上述方法包括：提供一衬底，并刻蚀衬底形成有源结构；有源结构包括第一端和第二端，有源结构的第一端相比于有源结构的第二端远离衬底；在衬底的第一区域上形成第一材料层；在第一材料层上，形成横跨有源结构的第一伪栅结构；对半导体结构进行倒片，并去除衬底，以暴露有源结构的第二端和第一材料层；使用第一材料层作为刻蚀掩膜，对半导体结构进行刻蚀，直至达到预设高度；在半导体结构上沉积半导体材料，形成第二伪栅结构；刻蚀第二伪栅结构，直至暴露源漏区域的有源结构，以形成第三伪栅结构；去除第一伪栅结构和第三伪栅结构，分别形成第一栅极结构和第二栅极结构。
-
Patent Agency Ranking
公开(公告)号：CN117995776A
公开(公告)日：2024-05-07
申请号：CN202410057642.9
申请日：2024-01-15
Applicant: 北京大学
IPC: H01L21/8234 , H01L29/06 , H01L23/538 , H01L27/088
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备，该方法包括：提供一衬底；依次刻蚀顶部衬底、中间牺牲层和底部衬底，以形成有源结构，有源结构包括第一有源结构和第二有源结构，刻蚀后的中间牺牲层位于第一有源结构和第二有源结构之间；形成间隔设置在第一有源结构表面的第一伪栅结构和包裹第二有源结构的第一浅槽隔离结构；去除刻蚀后的中间牺牲层，以形成第一间隙；在第一间隙中填充绝缘材料，以形成中间介质隔离层，中间介质隔离层用于隔离第一有源结构和第二有源结构；基于第一有源结构和第二有源结构形成第一晶体管和第二晶体管。通过本申请，可以实现第一有源结构和第二有源结构之间的电学隔离。
-
公开(公告)号：CN117316770A
公开(公告)日：2023-12-29
申请号：CN202311317907.6
申请日：2023-10-12
Applicant: 北京大学
IPC: H01L21/336 , H01L29/78
Abstract: 本申请提供一种半导体结构的制备方法及半导体结构，该制备方法包括：形成沟道；在沟道的侧壁形成牺牲栅极结构；其中，牺牲栅极结构包括栅介质层和牺牲栅极，栅介质层位于沟道和牺牲栅极之间；形成与沟道的顶部连接的第一掺杂区；形成与沟道的底部连接的第二掺杂区；其中，牺牲栅极结构位于第一掺杂区和第二掺杂区之间；在形成第二掺杂区之后，去除牺牲栅极，并在牺牲栅极去除的位置形成栅极。
-
公开(公告)号：CN117293090A
公开(公告)日：2023-12-26
申请号：CN202311226797.2
申请日：2023-09-21
Applicant: 北京大学
IPC: H01L21/8238 , H01L21/8234 , H01L27/088 , H01L27/092 , H05K1/18 , B82Y10/00
Abstract: 本申请提供一种自对准晶体管的制备方法、自对准晶体管、器件及设备，该方法包括：在衬底的沟道区上形成硬掩模和侧墙结构；基于硬掩模和侧墙结构，刻蚀衬底，以形成第一半导体结构；去除硬掩模，并刻蚀第一半导体结构以及衬底，以形成第一有源结构和第二有源结构；第一有源结构包括与侧墙结构对应的至少两个鳍片；在第一有源结构两端的有源区外延生长第一源极结构或第一漏极结构，以形成第一晶体管，第一晶体管为鳍型场效应晶体管；对衬底进行倒片，并去除衬底，以暴露第二有源结构；在第二有源结构两端的有源区外延生长第二源极结构或第二漏极结构，以形成第二晶体管，第二晶体管为纳米片场效应晶体管或平面晶体管。
-
公开(公告)号：CN117133719A
公开(公告)日：2023-11-28
申请号：CN202310987830.7
申请日：2023-08-07
Applicant: 北京大学
IPC: H01L21/8238 , H01L27/092
Abstract: 本申请提供一种半导体结构的制备方法及半导体结构，该方法包括：提供一衬底；在衬底上形成有源结构，有源结构包括第一有源结构和第二有源结构；对有源结构填充氧化物，以形成浅槽隔离；去除浅槽隔离的第一部分，以暴露第一有源结构；基于第一有源结构，形成第一晶体管，第一晶体管的第一栅极结构包裹第一有源结构；在第一晶体管的顶部沉积第一绝缘层，并将第一绝缘层与载片晶圆键合；对第一晶体管进行倒片；去除衬底以及浅槽隔离的第二部分，以暴露第二有源结构；基于第二有源结构，形成第二晶体管，第二晶体管的第二栅极结构包裹第二有源结构。通过本申请，实现了多层堆叠晶体管的自对准，减小工艺深宽比，并简化工艺流程，降低制备难度。
-
公开(公告)号：CN113836844B
公开(公告)日：2023-09-22
申请号：CN202110993095.1
申请日：2021-08-27
Applicant: 北京大学
IPC: G06F30/327 , G06F30/33
Abstract: 本发明提供基于事件传播的动态时序分析方法，属于集成电路设计自动化领域。本发明提出的动态时序分析主要分为：输入节点上的事件生成，事件在内部节点上的传播，反向时序分析和路径报告。同时，本发明提出的方法支持分配给不同的CPU内核以实现多线程的加速。因此，本发明可以准确地计算时序信息，且通过内部的内存回收和多核并行机制使得其可以分析大规模电路的长周期时序分析。
-
-
-
-
-
-
-
-
-
Search Results
247
records
(took 0.027 seconds)
