公开(公告)号：CN1157763C

公开(公告)日：2004-07-14

申请号：CN98125611.2

申请日：1998-12-18

Applicant: 三星电子株式会社

Inventor： 赵昶贤 ,  郑弘植 ,  李宰求 ,  姜昌珍 ,  郑相燮 ,  郑澈 ,  郑灿旭

IPC: H01L21/027 ,  H01L21/30 ,  H01L21/306 ,  H01L21/31

CPC classification number: H01L27/10844 ,  H01L21/31144 ,  H01L21/76819 ,  H01L21/7684 ,  H01L21/76897 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10873 ,  H01L27/10888

Abstract: 公开了一种半导体器件中的自对准接触焊盘及其形成方法，包括以下步骤：在半导体衬底上和一个晶体管上形成腐蚀停止层；在腐蚀停止层上形成具有平整上表面的层间介质层；在层间介质层上形成具有T形开口区的掩模图形，以暴露所说有源区和部分无源区；腐蚀所说层间介质层和腐蚀停止层，形成自对准接触开口；去掉掩模图形；在自对准接触开口中和层间介质层上形成导电层；平面化腐蚀导电层和层间介质层，从而至少形成两个接触焊盘。

公开(公告)号：CN1314707A

公开(公告)日：2001-09-26

申请号：CN01101676.0

申请日：2001-01-15

Applicant: 三星电子株式会社

Inventor： 李宰求 ,  高宽协

IPC: H01L21/768 ,  H01L21/28 ,  H01L23/52

CPC classification number: H01L21/76897 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 集成电路器件及其制造方法,选择性地腐蚀绝缘层以增加与半导体区相邻的自对准接触区域。互连图形形成在具有设置在互连图形之间的半导体区的衬底上。在成对互连图形和衬底上形成腐蚀中止层,在成对互连图形和半导体区上形成牺牲绝缘层。腐蚀牺牲绝缘层以露出在成对互连图形表面上延伸的部分腐蚀中止层。侧壁绝缘间隔层形成在互连图形之间的间隙区上部中的成对互连图形的侧壁部分上和覆盖半导体区的部分牺牲绝缘层上。

公开(公告)号：CN1244032A

公开(公告)日：2000-02-09

申请号：CN99111093.5

申请日：1999-07-29

Applicant: 三星电子株式会社

Inventor： 金注完 ,  金成镇 ,  赵昶贤 ,  黄秉槿 ,  李宰求 ,  高宽协

IPC: H01L21/31 ,  H01L21/311 ,  H01L21/768

CPC classification number: H01L21/02164 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/31111 ,  H01L21/31612 ,  H01L21/31625 ,  H01L21/3185

Abstract: 一种形成电介质层的新方法。当图形之间形成的凹槽区域的纵横比大时,该方法包括淀积第一电介质层、腐蚀第一电介质层和淀积第二电介质层的步骤,从而可以形成无空隙的电介质层。

公开(公告)号：CN113161369B

公开(公告)日：2025-01-21

申请号：CN202010546903.5

申请日：2020-06-16

Applicant: 三星电子株式会社

Inventor： 李宰求

IPC: H10B43/20 ,  H01L23/532 ,  H01L23/528

Abstract: 提供了三维存储器装置，所述三维存储器装置包括：基底，包括单元区域和延伸区域；单元堆叠件，包括交替地堆叠在基底上的绝缘层和字线；沟道结构，垂直地穿过单元堆叠件；字线分离层，垂直地穿过单元堆叠件并且在第一方向上纵向地延伸；接触插塞，在延伸区域上垂直地连接到字线；以及位线，在沟道结构上在第二方向上纵向地延伸，其中，字线中的每条包括包含多晶硅的内部图案和包含金属的外部图案，外部图案围绕内部图案的外表面，沟道结构垂直地穿过内部图案，接触插塞在外部图案上。

公开(公告)号：CN110391249B

公开(公告)日：2024-09-10

申请号：CN201910316718.4

申请日：2019-04-19

Applicant: 三星电子株式会社

Inventor： 李奉镕 ,  李宰求

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/40 ,  H01L21/768 ,  H01L23/538

Abstract: 一种三维半导体存储器件，可以包括：衬底，所述衬底包括单元阵列区域和连接区域；电极结构，所述电极结构包括依次堆叠在所述衬底的表面上并从所述单元阵列区域延伸到所述连接区域的多个栅电极；第一源极导电图案，所述第一源极导电图案在所述单元阵列区域上位于所述电极结构与所述衬底之间；以及单元垂直半导体图案和第一虚设垂直半导体图案，所述单元垂直半导体图案和所述第一虚设垂直半导体图案穿透所述电极结构和所述第一源极导电图案，并延伸到所述衬底中。所述单元垂直半导体图案可以接触所述第一源极导电图案。所述第一虚设垂直半导体图案可以与所述第一源极导电图案电绝缘。

公开(公告)号：CN114695374A

公开(公告)日：2022-07-01

申请号：CN202111358499.X

申请日：2021-11-16

Applicant: 三星电子株式会社

Inventor： 李宰求

IPC: H01L27/11582 ,  H01L21/768

Abstract: 竖直存储器件包括衬底上的单元堆叠结构、支撑结构和单元接触插塞。单元堆叠结构包括在竖直方向上彼此间隔开的栅极图案和栅极图案之间的绝缘层。栅极图案在第一方向上延伸，并且栅极图案沿第一方向的边缘包括台阶形状的台阶部分。支撑结构穿过单元堆叠结构和栅极图案之一的台阶部分，并包括杯状的间隔物层、环状的第一金属图案以及填充间隔物层内部空间的第二金属图案。单元接触插塞在台阶部分上。第一金属图案在栅极图案的相同竖直高度处。第一金属图案的侧壁与栅极图案的侧壁相邻。

公开(公告)号：CN113161369A

公开(公告)日：2021-07-23

申请号：CN202010546903.5

申请日：2020-06-16

Applicant: 三星电子株式会社

Inventor： 李宰求

IPC: H01L27/11578 ,  H01L23/532 ,  H01L23/528

Abstract: 提供了三维存储器装置，所述三维存储器装置包括：基底，包括单元区域和延伸区域；单元堆叠件，包括交替地堆叠在基底上的绝缘层和字线；沟道结构，垂直地穿过单元堆叠件；字线分离层，垂直地穿过单元堆叠件并且在第一方向上纵向地延伸；接触插塞，在延伸区域上垂直地连接到字线；以及位线，在沟道结构上在第二方向上纵向地延伸，其中，字线中的每条包括包含多晶硅的内部图案和包含金属的外部图案，外部图案围绕内部图案的外表面，沟道结构垂直地穿过内部图案，接触插塞在外部图案上。

公开(公告)号：CN110391249A

公开(公告)日：2019-10-29

申请号：CN201910316718.4

申请日：2019-04-19

Applicant: 三星电子株式会社

Inventor： 李奉镕 ,  李宰求

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L21/768 ,  H01L23/538

Abstract: 一种三维半导体存储器件，可以包括：衬底，所述衬底包括单元阵列区域和连接区域；电极结构，所述电极结构包括依次堆叠在所述衬底的表面上并从所述单元阵列区域延伸到所述连接区域的多个栅电极；第一源极导电图案，所述第一源极导电图案在所述单元阵列区域上位于所述电极结构与所述衬底之间；以及单元垂直半导体图案和第一虚设垂直半导体图案，所述单元垂直半导体图案和所述第一虚设垂直半导体图案穿透所述电极结构和所述第一源极导电图案，并延伸到所述衬底中。所述单元垂直半导体图案可以接触所述第一源极导电图案。所述第一虚设垂直半导体图案可以与所述第一源极导电图案电绝缘。

公开(公告)号：CN105244351A

公开(公告)日：2016-01-13

申请号：CN201510386546.X

申请日：2015-06-30

Applicant: 三星电子株式会社

Inventor： 李到显 ,  李宰求 ,  权永振 ,  朴泳雨 ,  李载德

IPC: H01L27/115 ,  H01L21/8247

Abstract: 一种半导体器件包括下层叠结构，该下层叠结构包括交替地且重复地层叠在衬底上的下栅电极和下绝缘层。该半导体器件包括上层叠结构，该上层叠结构包括交替地且重复地层叠在下层叠结构上的上栅电极和上绝缘层。下沟道结构穿透下层叠结构。上沟道结构穿透上层叠结构并连接到下沟道结构。下竖直绝缘体设置在下层叠结构和下沟道结构之间。下沟道结构包括连接到衬底的第一竖直半导体图案以及设置在第一竖直半导体图案上的第一连接半导体图案。上沟道结构包括电连接到第一竖直半导体图案的第二竖直半导体图案，其中第一连接半导体图案设置在第二竖直半导体图案与第一竖直半导体图案之间。

公开(公告)号：CN105226063A

公开(公告)日：2016-01-06

申请号：CN201510359346.5

申请日：2015-06-25

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  金青珍 ,  朴泳雨 ,  李宰求 ,  李载德 ,  崔茂林

IPC: H01L27/115 ,  H01L23/532 ,  H01L23/528

Abstract: 提供了一种具有垂直沟道和气隙的半导体装置。字线形成在基底上。气隙设置在两条相邻的字线之间。沟道结构穿透字线和气隙。存储单元设置在每条字线和沟道结构之间。存储单元包括阻挡图案、电荷捕获图案和遂穿绝缘图案。阻挡图案共形地覆盖每条字线的顶表面、底表面和第一侧表面。所述第一侧表面与所述沟道结构相邻。电荷捕获图案仅设置在所述第一侧表面和沟道结构之间。