公开(公告)号：CN116344594A

公开(公告)日：2023-06-27

申请号：CN202211617837.1

申请日：2022-12-15

Applicant: 三星电子株式会社

Inventor： 李元锡 ,  柳民泰 ,  柳成原 ,  李基硕 ,  赵珉熙

IPC: H01L29/10 ,  H01L29/06 ,  H10B12/00

Abstract: 一种半导体存储器装置包括：位线，其设置在衬底上并且在第一方向上彼此平行地延伸；氢供应绝缘层，其包括氢并且填充位线之间的空间；源图案，其位于位线中的每一条上并且与氢供应绝缘层部分接触；氢扩散势垒层，其覆盖氢供应绝缘层的顶表面并且与源图案的侧表面接触；第一沟道图案，其位于源图案上；第一字线，其邻近于第一沟道图案的侧表面并且与位线交叉；以及着陆焊盘，其在第一沟道图案上。

公开(公告)号：CN116264767A

公开(公告)日：2023-06-16

申请号：CN202211082798.X

申请日：2022-09-06

Applicant: 三星电子株式会社

Inventor： 卢仁浩 ,  郭东华 ,  文炅燉 ,  李元锡

IPC: H10B12/00

Abstract: 提供半导体存储器装置。所述半导体存储器装置包括：基底，包括有源区域，有源区域具有第一杂质区域和第二杂质区域；字线，在基底的第一表面上，字线在第一方向上延伸；第一位线，在字线上，第一位线在与第一方向交叉的第二方向上延伸，并且第一位线连接到第一杂质区域；第一接触塞，在第一位线之间，第一接触塞分别连接到第二杂质区域；第二位线，在基底的第二表面上，第二位线电连接到第一杂质区域；以及第一电容器，在第一接触塞上。

公开(公告)号：CN114843273A

公开(公告)日：2022-08-02

申请号：CN202210110562.6

申请日：2022-01-29

Applicant: 三星电子株式会社

Inventor： 李元锡 ,  柳民泰 ,  宋宇彬 ,  李基硕 ,  李玟洙 ,  赵珉熙

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体存储器件，包括：在第一方向上延伸的位线；第一和第二有源图案，在第一方向上交替地设置并在位线上，并且第一和第二有源图案中的每个包括水平部分和垂直部分；第一字线，设置在第一有源图案的水平部分上以与位线交叉；第二字线，设置在第二有源图案的水平部分上以与位线交叉；以及提供在第一和第二字线之间的第一间隙区域中或者在第一和第二有源图案的垂直部分之间的第二间隙区域中的中间结构。彼此相邻的第一和第二有源图案可以被设置成相对于彼此对称。

公开(公告)号：CN113921523A

公开(公告)日：2022-01-11

申请号：CN202110335193.6

申请日：2021-03-29

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  朴玄睦 ,  宋宇彬 ,  李玟洙 ,  李元锡

IPC: H01L27/11517 ,  H01L27/11521 ,  H01L27/11551

Abstract: 提供了一种半导体存储装置。所述装置可以包括：下栅极线，所述下栅极线设置在衬底上并且沿第一方向延伸；上栅极线，所述上栅极线与所述下栅极线垂直交叠并且沿所述第一方向延伸；第一电容器，所述第一电容器设置在所述下栅极线和所述上栅极线之间；第二电容器，所述第二电容器设置在所述下栅极线和所述上栅极线之间并且在所述第一方向上与所述第一电容器间隔开；下半导体图案，所述下半导体图案设置为穿过所述下栅极线并且连接到所述第一电容器；上半导体图案，所述上半导体图案设置为穿过所述上栅极线并且连接到所述第二电容器；以及下绝缘图案，所述下绝缘图案设置在所述第二电容器和所述下栅极线之间以覆盖所述第二电容器的底表面的整个区域。

公开(公告)号：CN108695327A

公开(公告)日：2018-10-23

申请号：CN201810326639.7

申请日：2018-04-12

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  金俊秀 ,  金熙中 ,  安泰玧 ,  山田悟 ,  李元锡 ,  全南镐 ,  郑文泳 ,  许基宰 ,  弘载昊

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。

公开(公告)号：CN118524702A

公开(公告)日：2024-08-20

申请号：CN202311163212.7

申请日：2023-09-11

Applicant: 三星电子株式会社

Inventor： 严祥训 ,  赵珉熙 ,  李元锡 ,  郑宇齐

IPC: H10B12/00

Abstract: 提供了一种半导体器件及制造半导体器件的方法。所述半导体器件可以包括位于衬底上的位线、位于位线上并且在垂直于位线的方向上延伸的沟道图案、与位线相交并且与沟道图案间隔开的字线、位于沟道图案与字线之间的栅极绝缘图案、位于字线上的绝缘图案，以及连接到沟道图案的着陆焊盘。栅极绝缘图案可以包括分别具有第一介电常数和第二介电常数的第一栅极绝缘图案和第二栅极绝缘图案。第二栅极绝缘图案可以位于第一栅极绝缘图案与字线之间。第一介电常数和第二介电常数可以不同。第一栅极绝缘图案的第一宽度可以不同于第二栅极绝缘图案的第二宽度。

公开(公告)号：CN109427789B

公开(公告)日：2024-03-15

申请号：CN201810957390.X

申请日：2018-08-21

Applicant: 三星电子株式会社

Inventor： 徐亨源 ,  李元锡 ,  赵珉熙 ,  卞贤淑

IPC: H10B12/00

Abstract: 公开了一种半导体器件，半导体器件包括衬底，衬底包括由器件隔离层限定的有源区。字线结构在形成在衬底的上部中的沟槽中。字线结构包括覆盖沟槽的内表面的栅极绝缘图案。栅极电极图案在栅极绝缘图案上。第一功函数图案在栅极绝缘图案和栅极电极图案之间。第二功函数图案在第一功函数图案上，并沿栅极电极图案的侧面延伸。第一功函数图案的顶面位于在栅极电极图案的底面以下的水平处。第一功函数图案具有比第二功函数图案大的功函数。

公开(公告)号：CN109390340B

公开(公告)日：2024-03-15

申请号：CN201810901544.3

申请日：2018-08-09

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  赵珉熙 ,  金奉秀 ,  金俊秀 ,  山田悟 ,  李元锡 ,  黄有商

IPC: H10B12/00

Abstract: 提供了半导体存储器件。一种半导体存储器件包括在第一沟槽中的隔离层和在隔离层上的第一栅电极部分。该半导体存储器件包括在第二沟槽中的第二栅电极部分。在一些实施方式中，第二栅电极部分在一方向上比第一栅电极部分宽。而且，在一些实施方式中，第二沟槽的上部区域比第二沟槽的下部区域在所述方向上与第一沟槽间隔开更大的距离。还提供了形成半导体存储器件的相关方法。

公开(公告)号：CN115939180A

公开(公告)日：2023-04-07

申请号：CN202210634014.3

申请日：2022-06-06

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金根楠 ,  金熙中 ,  李元锡 ,  赵珉熙

IPC: H01L29/10 ,  H01L23/538 ,  H01L29/423 ,  H10B12/00 ,  H10B63/10

Abstract: 可以提供一种半导体存储器件。所述半导体存储器件可以包括：位线；沟道图案，所述沟道图案位于所述位线上，所述沟道图案包括设置在所述位线上的水平沟道部分和从所述水平沟道部分垂直延伸的垂直沟道部分；字线，所述字线设置在所述沟道图案上以与所述位线交叉，所述字线包括设置在所述水平沟道部分上的水平部分和从所述水平部分垂直延伸以面对所述垂直沟道部分的垂直部分；以及栅极绝缘图案，所述栅极绝缘图案设置在所述沟道图案与所述字线之间。

公开(公告)号：CN108155188B

公开(公告)日：2023-04-07

申请号：CN201711245214.5

申请日：2017-11-30

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  山田悟 ,  金俊秀 ,  朴洪来 ,  李元锡 ,  全南镐

IPC: H10B12/00

Abstract: 一种半导体存储器件，包括：具有有源区的衬底；延伸跨过所述有源区的字线；在所述字线之间的所述有源区上的位线，所述位线和所述有源区之间的位线节点接触部；以及在所述有源区的端部上的存储节点接触部，其中所述位线节点接触部或所述存储节点接触部中的一个或多个包括硅锗。