-
公开(公告)号：CN116264767A
公开(公告)日：2023-06-16
申请号：CN202211082798.X
申请日：2022-09-06
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供半导体存储器装置。所述半导体存储器装置包括：基底，包括有源区域，有源区域具有第一杂质区域和第二杂质区域；字线，在基底的第一表面上，字线在第一方向上延伸；第一位线，在字线上，第一位线在与第一方向交叉的第二方向上延伸，并且第一位线连接到第一杂质区域；第一接触塞，在第一位线之间，第一接触塞分别连接到第二杂质区域；第二位线，在基底的第二表面上，第二位线电连接到第一杂质区域；以及第一电容器，在第一接触塞上。
-
公开(公告)号：CN104733468B
公开(公告)日：2018-06-01
申请号：CN201510134332.3
申请日：2011-11-15
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/0207 , H01L21/28273 , H01L27/11 , H01L27/11519 , H01L27/11524
Abstract: 一种制造非易失性存储器装置的方法，包括：提供衬底，其具有由多个沟槽限定的有源区；在具有多个沟槽的衬底上形成第一隔离层；在第一隔离层上形成牺牲层以填充沟槽，该牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区；移除牺牲层的第二区；在第一隔离层和牺牲层的第一区上形成第二隔离层；通过移除牺牲层的第一区而在沟槽中形成空气间隙；以及在维持该空气间隙的同时移除第一隔离层的一部分和第二隔离层的一部分。
-
公开(公告)号：CN104733468A
公开(公告)日：2015-06-24
申请号：CN201510134332.3
申请日：2011-11-15
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/0207 , H01L21/28273 , H01L27/11 , H01L27/11519 , H01L27/11524
Abstract: 一种制造非易失性存储器装置的方法，包括：提供衬底，其具有由多个沟槽限定的有源区；在具有多个沟槽的衬底上形成第一隔离层；在第一隔离层上形成牺牲层以填充沟槽，该牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区；移除牺牲层的第二区；在第一隔离层和牺牲层的第一区上形成第二隔离层；通过移除牺牲层的第一区而在沟槽中形成空气间隙；以及在维持该空气间隙的同时移除第一隔离层的一部分和第二隔离层的一部分。
-
公开(公告)号：CN116344468A
公开(公告)日：2023-06-27
申请号：CN202211626168.4
申请日：2022-12-15
Applicant: 三星电子株式会社
IPC: H01L23/367 , H01L23/31 , H01L23/48
Abstract: 一种半导体封装件包括：封装基板；第一半导体芯片，安装在封装基板上，并且所述第一半导体芯片包括第一半导体衬底；以及第二半导体芯片，设置在第一半导体芯片上，并且所述第二半导体芯片包括第二半导体衬底，所述第二半导体衬底包括有源表面和无源表面。第二半导体芯片还包括在竖直方向上从无源表面延伸的隔开的多个散热鳍。
-
公开(公告)号：CN101174579A
公开(公告)日：2008-05-07
申请号：CN200710166864.0
申请日：2007-10-23
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/311
Abstract: 示例性地公开了一种制造具有精细接触孔的半导体的方法。该方法包括在半导体衬底上形成限定有源区的隔离层。在具有隔离层的半导体衬底上形成层间电介质层。在所述层间电介质层上形成第一模塑图案。还形成第二模塑图案，其位于所述第一模塑图案之间并与其相间隔开。形成包围第一模塑图案和第二模塑图案的侧壁的掩模图案。通过去除第一模塑图案和第二模塑图案来形成开口。通过利用掩模图案作为蚀刻掩模来蚀刻层间电介质层，来形成接触孔。
-
Patent Agency Ranking
公开(公告)号：CN101165875A
公开(公告)日：2008-04-23
申请号：CN200710181855.9
申请日：2007-10-19
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L21/76897 , H01L21/76816 , H01L27/11521 , H01L27/11524 , H01L27/11526 , H01L27/11529
Abstract: 在一个实施例中，半导体器件包括奇数接触和各个奇数线。通过执行刻蚀工艺，在奇数线的侧壁上形成隔层，并且形成用于偶数线的偶数开口。在偶数开口中形成偶数接触并且随后形成偶数线。
-
公开(公告)号：CN102299137B
公开(公告)日：2016-07-06
申请号：CN201110176544.X
申请日：2011-06-28
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/02 , H01L21/768
CPC classification number: H01L21/0337 , H01L21/28273 , H01L21/3086 , H01L21/32139 , H01L21/76229 , H01L27/11521 , H01L27/11536 , H01L29/66825
Abstract: 一种半导体器件，包括第一、第二和第三导电线，每一个均具有在衬底上形成并沿着第一方向延伸的各自的线部分，并且具有从所述各自的线部分的端部沿着不同于第一方向的方向延伸的各自的分支部分。中间导电线的分支部分被置于外部导电线的各自的分支部分之间，并且比外部导电线的各自的分支部分短，从而接触焊盘可以和导电线的这些分支部分整体形成。
-
公开(公告)号：CN102468241A
公开(公告)日：2012-05-23
申请号：CN201110361877.X
申请日：2011-11-15
Applicant: 三星电子株式会社
IPC: H01L21/8247
CPC classification number: H01L27/0207 , H01L21/28273 , H01L27/11 , H01L27/11519 , H01L27/11524
Abstract: 一种制造非易失性存储器装置的方法，包括：提供衬底，其具有由多个沟槽限定的有源区；在具有多个沟槽的衬底上形成第一隔离层；在第一隔离层上形成牺牲层以填充沟槽，该牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区；移除牺牲层的第二区；在第一隔离层和牺牲层的第一区上形成第二隔离层；通过移除牺牲层的第一区而在沟槽中形成空气间隙；以及在维持该空气间隙的同时移除第一隔离层的一部分和第二隔离层的一部分。
-
公开(公告)号：CN102299137A
公开(公告)日：2011-12-28
申请号：CN201110176544.X
申请日：2011-06-28
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/02 , H01L21/768
CPC classification number: H01L21/0337 , H01L21/28273 , H01L21/3086 , H01L21/32139 , H01L21/76229 , H01L27/11521 , H01L27/11536 , H01L29/66825
Abstract: 一种半导体器件，包括第一、第二和第三导电线，每一个均具有在衬底上形成并沿着第一方向延伸的各自的线部分，并且具有从所述各自的线部分的端部沿着不同于第一方向的方向延伸的各自的分支部分。中间导电线的分支部分被置于外部导电线的各自的分支部分之间，并且比外部导电线的各自的分支部分短，从而接触焊盘可以和导电线的这些分支部分整体形成。
-
公开(公告)号：CN101174579B
公开(公告)日：2011-09-28
申请号：CN200710166864.0
申请日：2007-10-23
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/311
Abstract: 示例性地公开了一种制造具有精细接触孔的半导体的方法。该方法包括在半导体衬底上形成限定有源区的隔离层。在具有隔离层的半导体衬底上形成层间电介质层。在所述层间电介质层上形成第一模塑图案。还形成第二模塑图案，其位于所述第一模塑图案之间并与其相间隔开。形成包围第一模塑图案和第二模塑图案的侧壁的掩模图案。通过去除第一模塑图案和第二模塑图案来形成开口。通过利用掩模图案作为蚀刻掩模来蚀刻层间电介质层，来形成接触孔。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.022 seconds)
