公开(公告)号：CN1677563A

公开(公告)日：2005-10-05

申请号：CN200510062920.7

申请日：2005-03-30

Applicant: 尔必达存储器股份有限公司

Inventor： 利穗吉郎 ,  伊藤丰

IPC: G11C11/4078 ,  G11C29/00 ,  G06F11/00

CPC classification number: G06F11/1076 ,  G06F11/1012 ,  G11C11/406 ,  G11C29/42 ,  G11C2211/4062

Abstract: 一种用于半导体设备的测试方法，所述半导体设备设置有使用由第一编码和第二编码组成的乘积码以实现存储器的纠错的ECC电路，所述测试方法包括以下步骤：获得通过分别根据第一编码和第二编码的独立校正操作实现的第一通过/失效确定结果和第二通过/失效确定结果；将该结果分别记录在第一失效存储器和第二失效存储器中；执行与第一失效存储器的内容与第二失效存储器的内容有关的指定逻辑运算，如与运算；并根据逻辑运算的结果，对失效位和潜在失效位进行补救。

公开(公告)号：CN1638110A

公开(公告)日：2005-07-13

申请号：CN200410081847.3

申请日：2004-12-17

Applicant: 尔必达存储器股份有限公司

Inventor： 广濑行敏

IPC: H01L23/52 ,  H01L25/00

CPC classification number: H01L25/0657 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 一种半导体芯片包括一个界面芯片和多个被连续地叠层在所述界面芯片上的DRAM芯片。多个电源电极、多个接地电极和多个信号电极穿入各DRAM芯片，并将各DRAM芯片与界面芯片互连，使它们连接到外部电路。每个电源电极、相应的信号电极和相应的接地电极按此次序被彼此邻近地布置，以在DRAM芯片工作过程中减小电磁噪声。

公开(公告)号：CN1624924A

公开(公告)日：2005-06-08

申请号：CN200410098253.3

申请日：2004-12-01

Applicant: 尔必达存储器股份有限公司

Inventor： 中村吉孝 ,  川越刚 ,  佐久间浩 ,  浅野勇 ,  黑木启二 ,  五嶋秀和 ,  饭岛晋平

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/65 ,  H01L21/32136 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10882 ,  H01L28/91

Abstract: 在形成上电极保护膜从而使其与上电极的钌膜紧密接触而并未损坏钌膜之后，对上电极进行刻蚀，从而获得MIM电容器，其中并不会由于上电极的钌膜的氧化而导致漏电流的增加。

公开(公告)号：CN1187828C

公开(公告)日：2005-02-02

申请号：CN02130180.8

申请日：2002-08-23

Applicant: 尔必达存储器股份有限公司

Inventor： 伊佐聪 ,  船场诚司

IPC: H01L27/02

CPC classification number: H04L25/0278 ,  H04L25/028

Abstract: 一种半导体装置含有形成在一个驱动器中的一个电阻器，用于将一个驱动器件连接到一条传输线上，而此传输线把驱动器连接到一个接收器上。在该电阻器使驱动器输出阻抗匹配于传输线阻抗的情况下，该电阻器的电阻远大于驱动器件的接通态电阻。传输线的长度是这样确定的，使得来自传输线的接收器侧端的反射波抵达驱动器上，此时提供给驱动器的驱动信号具有逻辑高或低电平。

公开(公告)号：CN1471143A

公开(公告)日：2004-01-28

申请号：CN03148297.X

申请日：2003-07-02

Applicant: 尔必达存储器股份有限公司

Inventor： 藤冈弘文 ,  小柳贤一

IPC: H01L21/316 ,  C23C16/40

CPC classification number: H01L21/0228 ,  C23C16/405 ,  C23C16/45553 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02189 ,  H01L21/31637 ,  H01L27/10852 ,  H01L28/40

Abstract: 一种半导体器件的制造方法，所述半导体器件包括具有在半导体衬底上的下电极、上电极和所述下电极与上电极之间的电容绝缘薄膜的电容器，利用化学气相沉积方法在半导体衬底上的下电极上形成电容绝缘薄膜，所述方法包括：下电极形成步骤，在半导体上形成下电极，两阶段沉积步骤，包括：第一阶段，将包含特定金属的原料气体导入到放置半导体衬底的反应器中；以及第二阶段，随后将氧化气体导入到反应器中，通过重复两阶段沉积步骤两次或更多次，在半导体衬底上的下电极上形成金属氧化物薄膜，由此形成电容绝缘薄膜；以及上电极形成步骤，在电容绝缘薄膜上所述上电极。这样，可以获得具有良好阶梯覆盖和良好薄膜质量的电容绝缘薄膜，而不减少产量。

公开(公告)号：CN103035289B

公开(公告)日：2015-11-18

申请号：CN201210375954.1

申请日：2012-10-08

Applicant: 夏普株式会社 ,  尔必达存储器股份有限公司

Inventor： 名仓满 ,  粟屋信义 ,  石原数也 ,  世古明义

IPC: G11C16/06 ,  G11C16/02

CPC classification number: G11C13/0028 ,  G11C13/0002 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2013/0078 ,  G11C2213/79

Abstract: 本发明提供一种半导体存储装置，能够使向可变电阻元件的电压施加极性不同的2种写入工作后的各验证工作分别低功耗且高速地执行。写入电路（22）构成为能分别执行设定工作和重置工作，设定工作通过从存储器单元的一端侧经由可变电阻元件向另一端侧流过电流，从而使可变电阻元件的电阻低电阻化，重置工作通过从存储器单元的另一端侧经由可变电阻元件向一端侧流过电流，从而使可变电阻元件的电阻高电阻化，读出电路（21）构成为能够分别执行第1读出工作和第2读出工作，第1读出工作通过从存储器单元的一端侧经由可变电阻元件向另一端侧流过电流，从而读出可变电阻元件的电阻状态，第2读出工作通过从存储器单元的另一端侧经由可变电阻元件向一端侧流过电流，从而读出可变电阻元件的电阻状态。

公开(公告)号：CN103325939A

公开(公告)日：2013-09-25

申请号：CN201310093687.3

申请日：2013-03-22

Applicant: 夏普株式会社 ,  尔必达存储器股份有限公司

Inventor： 玉井幸夫 ,  中野贵司 ,  粟屋信义 ,  相泽一雄 ,  浅野勇 ,  日向野直也 ,  川越刚

IPC: H01L45/00 ,  H01L27/24 ,  G11C16/06

CPC classification number: H01L45/126 ,  H01L27/2436 ,  H01L27/2472 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/145 ,  H01L45/146

Abstract: 本发明涉及可变电阻元件以及非易失性半导体存储装置。本发明实现一种动作裕度宽的高集成存储器。在第一电极（14）和第二电极（12）之间夹持包含金属氧化物的可变电阻体（13）而构成的可变电阻元件（1）中，在这样的金属氧化物中具有流过两电极（12、14）间的电流的电流密度局部高的电流路径，在两电极（12、14）中至少电阻率更高的一个特定电极的电阻率为100μΩcm以上的情况下，将这样的特定电极与可变电阻体（13）接触的接触区域的短边方向或短轴方向的尺寸（R）相对于特定电极的膜厚（d）设定为1.4倍以上。由此，降低起因于电极的加工偏差而在电极部分产生的寄生电阻的偏差，抑制起因于寄生电阻的偏差而产生的可变电阻元件的电阻变化特性的偏差。

公开(公告)号：CN101211656B

公开(公告)日：2012-07-11

申请号：CN200710160123.1

申请日：2007-12-24

Applicant: 尔必达存储器股份有限公司

Inventor： 中井洁

IPC: G11C11/56 ,  G11C29/44 ,  G11C17/18

Abstract: 根据本发明的半导体存储装置具有储存单元，该储存单元包括：层间绝缘膜、嵌入到层间绝缘膜中的下电极层、以及设置在层间绝缘膜上的记录层和上电极层。当向储存单元传送预定的电流时，通过大体上超过熔点来加热记录层，并且在记录层和下电极层之间的界面附近形成腔体。结果，将记录层与下电极层物理分离，并且没有电流流过储存单元。当将记录层与下电极层物理分离时，这些层不会再次回到接触状态。因此，可以不可逆地存储信息。

公开(公告)号：CN101131868B

公开(公告)日：2012-07-04

申请号：CN200710146939.9

申请日：2007-08-21

Applicant: 尔必达存储器股份有限公司

Inventor： 藤泽宏树

IPC: G11C11/4076 ,  G11C11/4063 ,  G11C11/407

CPC classification number: G11C8/18 ,  G11C7/1072 ,  G11C7/22 ,  G11C11/4076

Abstract: 一种等待时间计数器，包括：具有并联的多个闩锁电路的点移位型FIFO电路，每个闩锁电路包括一个输入门和一个输出门，所述内部指令MDRDT被共同提供给所述输入门；以及可使任一输入门和任一输出门导通的选择器。选择器包括在选择输入门的选择动作和选择输出门的选择动作之间转换的计数器，并且计数器与内部时钟脉冲LCLK同步地输出二进制格式计数值。由于二进制格式的计数器以这种方式被使用，所以计数值本身不会造成差错。

公开(公告)号：CN102522359A

公开(公告)日：2012-06-27

申请号：CN201210001133.1

申请日：2009-06-02

Applicant: 阿德威尔斯股份有限公司 ,  尔必达存储器股份有限公司

Inventor： 中居诚也 ,  樱田伸一

IPC: H01L21/67 ,  H01L21/687 ,  H01L21/60

CPC classification number: H01L21/67092 ,  H01L21/68728 ,  H01L21/68742 ,  H01L24/75 ,  H01L2224/16 ,  H01L2224/75 ,  H01L2224/758 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15788 ,  Y10S269/903 ,  Y10T29/4913 ,  Y10T29/53174 ,  Y10T29/53178 ,  Y10T29/53265 ,  H01L2924/00

Abstract: 本发明提供一种安装方法，将被安装物安装到基板上，其包括：将所述基板载置到工作台上的工序；将所述基板上的应该安装所述被安装物的区域选择性地加热到比其周边部分高的温度，同时将所述被安装物安装到所述基板上的工序。