-
公开(公告)号：CN207833929U
公开(公告)日：2018-09-07
申请号：CN201820411822.2
申请日：2018-03-26
Applicant: 安徽大学
IPC: G11C7/06
Abstract: 本实用新型公开了一种失调电压自适应数字校准型灵敏放大器，是一种可以有效降低失调电压的灵敏放大器电路结构，该结构利用简单的外围电路实现灵敏放大器失调电压的校准补偿以及补偿状态锁存操作，达到了大幅度降低失调电压的目的；同时由于失调电压的降低，有效的提升了静态随机存储器读取电路的设计裕度，进而降低了单元读取时产生的功耗消耗，并提升了静态随机存储器的数据读取速度。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN204257214U
公开(公告)日：2015-04-08
申请号：CN201420769481.8
申请日：2014-12-08
Applicant: 安徽大学
IPC: G11C16/20
Abstract: 本实用新型公开了一种双列交错复制位线电路，其时钟信号线CK直接连接到正接的第一组2N个放电单元RC的第一字线控制信号端WLL上，在时钟信号有效时，与第一组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，第一复制位线RBL通过第一反相器I1连接到反接的第二组2N个放电单元RC的第一字线控制信号端WLL上，因此与第二组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL继续放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本实用新型实施例能够提高SRAM时序产生电路工艺鲁棒性，并且可以在不改变传统放电单元RC内部结构的情况下进一步降低工艺偏差。
-
公开(公告)号：CN204257213U
公开(公告)日：2015-04-08
申请号：CN201420769478.6
申请日：2014-12-08
Applicant: 安徽大学
IPC: G11C11/412 , G11C7/18
Abstract: 本实用新型公开了一种串行双端复制位线电路，当时钟信号有效时，由于时钟信号线CK直接连接到2N个放电单元RC的第一时钟信号端CK1上，因此与放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，由于第一复制位线RBL通过第一反相器I1连接到2N个放电单元RC的第二时钟信号端CK2上，因此与放电单元RC的第二位线信号端BLB连接的第二复制位线RBLB放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本实用新型实施例能够提高SRAM时序产生电路工艺容忍能力，可以在不影响位线预充时间的情况下将工艺偏差降低为传统复制位线的1/2。
-
公开(公告)号：CN217932506U
公开(公告)日：2022-11-29
申请号：CN202220642221.9
申请日：2022-03-23
Applicant: 安徽大学
Abstract: 本实用新型公开了一种应用于无人机遥感场景的自动巡航系统，包括地面控制指挥发射塔和巡航无人机，所述地面控制指挥发射塔设置于待巡航监测区域附近，用于控制所述巡航无人机巡航，并为所述巡航无人机供能以及监测区域内的气象情况；所述巡航无人机为四旋翼无人机，用于对监控区域内的异常情况进行监测，并将监测结果回传给所述地面控制指挥发射塔；所述地面控制指挥发射塔具体包括可伸缩三角支架、无人机停机舱、自动追光太阳能板和传感器组。该系统具备便携性，能够适用于平原和丘陵等地形，可广泛应用于森林防火巡查和农业数据采集，实现无人化智慧监测。
-
Patent Agency Ranking
公开(公告)号：CN209312439U
公开(公告)日：2019-08-27
申请号：CN201822069491.1
申请日：2018-12-10
Applicant: 安徽大学
IPC: G11C11/402
Abstract: 本实用新型公开了一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFET SRAM单元结构的静态功耗大的问题，在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他TFET SRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFET SRAM单元的写裕度和稳定性；即消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了单元的静态功耗，提高了单元的稳定性和写能力。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN209880162U
公开(公告)日：2019-12-31
申请号：CN201920971282.8
申请日：2019-06-24
Applicant: 安徽大学
IPC: G11C11/419 , G11C11/412
Abstract: 本实用新型公开了一种具有低功耗和写增强的混合10T TFET-MOSFET SRAM单元电路，使用双向导通的NMOSFET代替TFET作SRAM单元的访问管。其利用MOSFET双向导通的特点以及TFET比MOSFET具有更低的阈值电压、更小的泄漏电流、更低的关断电流和更高的开关电流比等优势，减小了TFET SRAM静态功耗，同时也降低了保持状态下的单元泄漏电流；利用读写分离将存储节点与读取路径分开，从而提高了读取稳定性；从单元写速度的仿真结果来看，单元的工作电压越低，写速度越快；在相同的工作电压下如0.4V到0.9V，其静态功耗与6T TFET SRAM单元结构相比，至少降低2个数量级，而且提高了TFET SRAM单元的写裕度，降低了单元的静态功耗，提高了单元的写能力和写速度。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN204463836U
公开(公告)日：2015-07-08
申请号：CN201520023085.5
申请日：2015-01-13
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 本实用新型公开了一种双端流水线型复制位线电路，其具体实现根据流水次数不同有两种实现方式，该电路能够降低SRAM中灵敏放大器控制时序产生电路的工艺偏差，即提高了SRAM中灵敏放大器控制时序产生电路的工艺容忍能力，可以在不影响位线预充时间、不大幅度增大设计面积的情况下将工艺偏差降低为传统复制位线的且为了保证本实用新型电路的平均延迟与传统复制位线电路的相等，则有流水次数N＝M*K，且当M＝1时，即复制位线长度与传统相等时，得到SAE的工艺偏差最小，为传统复制位线产生的SAE的偏差的1/N。
-
公开(公告)号：CN209168744U
公开(公告)日：2019-07-26
申请号：CN201822159019.7
申请日：2018-12-21
Applicant: 安徽大学
IPC: G11C7/06
Abstract: 本实用新型公开了一种具有超低失调的灵敏放大器电路，是一种可以极大降低失调电压的灵敏放大器结构，该结构利用电容存储电压以及电压不突变的特性，实现位线电压差的放大和阈值电压差的存储补偿，达到了极大程度降低失调电压的效果；同时伴随着失调电压的极大降低，可以有效的加速静态随机存储器的数据读取速度，降低单元读取时的能量消耗，有效的提高了静态随机存储器读取电压的裕度。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN204102573U
公开(公告)日：2015-01-14
申请号：CN201420621960.5
申请日：2014-10-24
Applicant: 安徽大学
IPC: G11C11/419
Abstract: 本实用新型公开了一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路，该电路包括：四个PMOS管P1～P4和八个NMOS管N1～N8；其中，NMOS管N1和PMOS管P1组成一个反相器A1，该反相器A1输入端接字线WL，输出端接NMOS管N4的栅极，所述PMOS管P1的源极接片选CS，所述NMOS管N1的源极接地；PMOS管P4和NMOS管N7组成并联结构，所述NMOS管N7的栅极接字线WL。该电路可以消除半选问题，同时解决读半选问题和写半选问题，同时没有额外的功耗消耗。
-
-
-
-
-
-
-
-
Search Results
259
records
(took 0.09 seconds)
