公开(公告)号：CN112186055B

公开(公告)日：2022-01-07

申请号：CN202011055833.X

申请日：2020-09-29

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L31/042 ,  H01L31/05 ,  H01L31/072 ,  H01L31/18 ,  H01L51/42 ,  H01L51/48

Abstract: 本发明提供了一种组合式太阳能三维集成系统及其制备方法，所述集成系统包括顶部太阳能电池、底部太阳能电池、第一硅通孔结构和第二硅通孔结构，所述顶部太阳能电池设置在所述底部太阳能电池上方，且所述顶部太阳能电池和所述底部太阳能电池之间通过衬底结构作为共用电极，所述共用电极与所述第一硅通孔结构电连接，所述顶部太阳能电池的顶部电极和所述底部太阳能电池的底部电极通过第二硅通孔结构电连接，使得所述顶部太阳能电池和所述底部太阳能电池之间并联连接，本发明通过太阳能电池并联的方式提高电了池容量，同时有效减少了能量损耗，提高了系统集成度。

公开(公告)号：CN113838928A

公开(公告)日：2021-12-24

申请号：CN202010584595.5

申请日：2020-06-23

Applicant: 复旦大学

Inventor： 冯黎 ,  周德金 ,  黄伟 ,  卢红亮 ,  张卫

IPC: H01L29/778 ,  H01L29/417 ,  H01L29/45 ,  H01L21/335 ,  H01L21/28

Abstract: 本发明提供了一种高效率高线性射频GaN功率器件，其特征在于，包括：衬底，由SiC上AlGaN/GaN制成；源极，设置在衬底上方，漏极，设置在衬底上方与源极相对应，栅极，设置在衬底上方，位于源极与漏极之间，其中，源极和漏极均包括第一金属层，栅极包括第二金属层，源极和漏极呈非均匀多线条结构，该非均匀多线条结构具有多个长度不等的线条。源极的非均匀线条结构还能减小源欧姆接触的寄生电容Cgs，从而获得更好的线性度和fT。漏极的非均匀线条结构还能减小漏欧姆接触的寄生电容Cgd、Cds，从而获得更好的功率增益、fmax以及线性度。

公开(公告)号：CN111378960B

公开(公告)日：2021-11-16

申请号：CN202010346236.6

申请日：2020-04-27

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: C23C16/455 ,  C23C16/34

Abstract: 本发明属于集成电路制造技术领域，具体为一种微波辅助原子层沉积方法及反应器。本发明的原子层沉积反应器包括：反应腔，其顶部设有石英窗口、内部设置有基片托盘，侧壁设有励磁线圈；微波源，设置在石英窗口上方；真空泵，对反应腔的真空度进行调节；气体管路，包括第一路反应源输气管道、第二路反应源输气管道以及惰性气体管道，分别用于输送第一反应源、第二反应源和惰性气体；其中，微波源对第一反应源进行微波辐照分解，微波源与励磁线圈联合产生微波电子回旋共振源，激发第二反应源形成高能等离子体。本发明能够有效改善薄膜的导电性和延展性，具有理想的台阶覆盖率和精确的薄膜厚度控制能力，能够满足先进CMOS集成电路工艺的需求。

公开(公告)号：CN113394295A

公开(公告)日：2021-09-14

申请号：CN202110650073.5

申请日：2021-06-10

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 张卫 ,  徐敏 ,  刘桃 ,  汪大伟 ,  王晨 ,  徐赛生 ,  吴春蕾 ,  尹睿

IPC: H01L29/78 ,  H01L29/423

Abstract: 本发明提供了一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法，通过将堆叠件的牺牲层与沟道层材料的晶格常数设置成牺牲层材料的晶格常数小于沟道层的材料的晶格常数，并且沟道层的材料的晶格常数等于底层结构的材料的晶格常数；以使得初始状态下，沟道层无应变，牺牲层具有初始的张应变；当牺牲层发生弛豫时，沟道层受到牺牲层因弛豫而诱导的压应变，从而巧妙地利用牺牲层来增强P型环栅器件的沟道层应力，从而提高P型环栅器件的空穴迁移率。

公开(公告)号：CN113161360A

公开(公告)日：2021-07-23

申请号：CN202110448993.9

申请日：2021-04-25

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 陈琳 ,  朱宝 ,  孙清清 ,  张卫

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11531

Abstract: 本发明提供了一种半浮栅存储器的制造工艺，包括：提供衬底；在衬底的上表面生成具有第一U型槽结构的半浮栅阱区，第一U型槽结构的底部与衬底接触设置；在半浮栅阱区上生成第一栅介质层；在第一栅介质层处向衬底方向开设第二U型槽结构延伸至半浮栅阱区，第二U型槽结构与第一U型槽结构间隔设置；在第一栅介质层和第二U型槽结构表面生成浮栅，浮栅覆盖第一栅介质层，且填充第一U形槽结构和第二U型槽结构，浮栅与半浮栅阱区在第二U型槽处连接构成二极管结构，本发明通过构筑U型槽结构形成半浮栅晶体管的沟道区域和二极管区域，来增大集成密度，提高电荷写入速度，同时可以大面积生产与现有制造工艺兼容。另外，本发明还提供了半浮栅存储器。

公开(公告)号：CN111009582B

公开(公告)日：2021-07-23

申请号：CN201911332415.8

申请日：2019-12-22

Applicant: 复旦大学

Inventor： 丁士进 ,  裴俊翔 ,  吴小晗 ,  张卫

IPC: H01L29/788 ,  H01L29/786 ,  H01L29/49 ,  H01L21/34 ,  G11C13/00

Abstract: 本发明属于半导体存储器技术领域，具体为一种基于薄膜晶体管结构的光电编程多态存储器及其制备方法。本发明通过在浮栅薄膜晶体管俘获层中引入多种钙钛矿量子点，实现在光电编程条件下的多态存储器。制备方法包括：将导电衬底放入原子层沉积反应腔中，控制沉积腔温度；低温原子层沉积制备氧化铝阻挡层；溶液法制备钙钛矿量子点,并均匀旋涂于阻挡层上；低温原子层沉积制备氧化铝隧穿层；磁控溅射生长IGZO沟道层，并光刻形成沟道图形；第二次光刻，电子束蒸发Ti/Au源漏电极，得到光电可编程的多态存储器。本发明可实现在电压编程过程中通过改变波长光照实现存储器的多态存储行为。本发明为多态存储、光电探测、柔性电子等领域的研究开发提供了解决思路。

公开(公告)号：CN113035809A

公开(公告)日：2021-06-25

申请号：CN202110240264.4

申请日：2021-03-04

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 陈琳 ,  朱宝 ,  孙清清 ,  张卫

IPC: H01L23/48 ,  H01L23/31 ,  H01L21/48

Abstract: 本发明提供了一种硅通孔结构，包括：硅衬底，硅衬底设有通孔，隔离介质，设于通孔的内侧面和通孔之间，将通孔间隔分成若干安装孔；扩散阻挡层，设于安装孔内，覆盖所述隔离介质；第一籽晶层，覆盖扩散阻挡层；导电层，覆盖第一籽晶层，将安装孔填充，且隔离介质、扩散阻挡层、第一籽晶层和导电层依次层叠将通孔填充。通过在通孔内设置隔离介质形成安装孔，使硅通孔结构更加紧凑，且避免了硅通孔之间可能存在的短路情况，且每个安装孔以并联的形式均可进行电信号传输，所以当其中部分安装孔内出现短路或损坏，仍然可以进行电信号传输，从而增加了硅通孔结构的可靠性。另外，本发明还提供了封装结构及其制造方法。

公开(公告)号：CN112953481A

公开(公告)日：2021-06-11

申请号：CN202110114019.9

申请日：2021-01-27

Applicant: 复旦大学

Inventor： 徐敏 ,  金健 ,  孙梦园 ,  王彬 ,  张卫

IPC: H03K17/567 ,  H03K17/081

Abstract: 本发明提供了一种GaN晶体管的驱动模块、开关电路与电子设备，包括：第一下拉晶体管与反向过冲抑制单元，所述第一下拉晶体管的第一端直接或间接连接至所述GaN晶体管的栅极，所述反向过冲抑制单元连接于所述第一下拉晶体管的第二端与地之间，所述反向过冲抑制单元还直接或间接连接至所述GaN晶体管的栅极；所述反向过冲抑制单元用于：在所述GaN晶体管的栅极电压下降时，若所述栅极电压高于指定阈值时，以第一阻抗控制所述GaN晶体管栅极电荷的释放；若所述栅极电压低于所述指定阈值时，以第二阻抗控制所述GaN晶体管栅极电荷的释放；所述第一阻抗小于所述第二阻抗。

公开(公告)号：CN112908853A

公开(公告)日：2021-06-04

申请号：CN202110114036.2

申请日：2021-01-27

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  徐敏 ,  陈鲲 ,  杨静雯 ,  徐赛生 ,  王晨 ,  吴春蕾 ,  尹睿

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明提供了一种GAA晶体管及其制备方法、电子设备，其中的制备方法，包括：提供一衬底；在所述衬底上形成外延层，所述外延层包括交替层叠的牺牲层与硅层，其中，所述外延层中与所述衬底相接触的一层为底层牺牲层；刻蚀所述衬底与所述外延层，以形成鳍片；刻蚀所述鳍片中剩余的外延层，以在鳍片的第一侧与第二侧刻蚀出源极区域与漏极区域，其中，刻蚀的最终终点低于所述剩余的外延层中底层牺牲层的最高处，且不低于衬底与底层牺牲层的连接处；鳍片的第一侧与第二侧为鳍片一对相对的两侧；在所述源极区域制作源极，在所述漏极区域制作漏极。

公开(公告)号：CN112652621A

公开(公告)日：2021-04-13

申请号：CN202011531343.2

申请日：2020-12-22

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L27/08 ,  H01L21/822

Abstract: 本发明提供了一种三维集成结构,包括：第一纳米电容，第一纳米电容设有显露出部分第一底部金属电极层的第一底部连电接孔和显露出第一顶部金属电极层的第二底部连接孔；第二纳米电容，垂直设于第一纳米容且位于第一底部连接孔和第二底部连接孔之间，包括第二底部金属电极层和第二顶部金属电极层，第二纳米电容设有显露出部分第二底部金属电极层的第一顶部连接孔和显露出部分第二顶部金属电极层的第二顶部连接孔。本发明通过第一纳米电容和第二纳米电容垂直并联，且第一纳米电容且位于第一底部连接孔和第二底部连接孔之间，显著增大电容密度，减少纳米电容所占据三维集成结构的平面面积。另外，本发明还提供了一种三维集成结构的制造方法。