-
公开(公告)号：CN104953025B
公开(公告)日：2017-07-07
申请号：CN201410111552.X
申请日：2014-03-24
Abstract: 本发明实施例公开了一种存储器中的磁性轨道的制造方法，包括将多个阳性隔离层和多个阴性隔离层交替堆叠以制取堆叠体；沿堆叠方向对所述堆叠体刻蚀至少一个孔隙；在所述孔隙的内表面沿所述孔隙的方向淀积两条互不接触的磁性材料以形成两条凹凸状的磁性轨道。相应地，本发明实施例还公开了一种存储器中的磁性轨道的制造装置。采用本发明，可以实现制造出带凹凸状且凹凸分布均匀的以及长且直的磁性轨道，提高读写精度。
-
公开(公告)号：CN106326135A
公开(公告)日：2017-01-11
申请号：CN201510376718.5
申请日：2015-06-30
IPC: G06F12/02
Abstract: 本发明提供了一种平移非易失性存储器NVM的数据的方法，包括：将动态随机存取存储器DRAM中存储的第一数据映射到非易失性存储器NVM的第一行地址，所述第一数据包括静态数据，所述静态数据为擦写频率小于预设频率的数据；记录映射后的NVM被擦写的次数；若所述映射后的NVM被擦写的次数大于或等于预设次数，则按照预设规则平移所述第一行地址中存储的所述第一数据。本发明还公开了一种平移非易失性存储器NVM的数据的装置。采用本发明，可减少NVM中存储数据的行地址的擦写次数，提高NVM的寿命。
-
公开(公告)号：CN106295414A
公开(公告)日：2017-01-04
申请号：CN201610644148.8
申请日：2016-08-09
Applicant: 复旦大学
Abstract: 本发明属于电阻式随机存储器外围设计领域，具体为一种带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法。本发明非挥发存储器总体电路包括两部分功能不同的阻变式存储阵列、以及两部分功能对应的外围写保护电路。阻变式存储阵列包括一部分用于存储如密钥、认证标签等安全信息相关的数据，另一部分用于存储在进行写操作时需要得到确认的受保护数据。本发明可以提供安全信息相关的数据单独存储以防止任何修改或者受保护信息被无意修改或外界恶意篡改。
-
公开(公告)号：CN103682090B
公开(公告)日：2016-12-21
申请号：CN201210345623.3
申请日：2012-09-17
Applicant: 复旦大学
IPC: H01L45/00
Abstract: 本发明涉及提供一种电阻型存储器（ReRAM）的制造方法以及电阻型存储器，属于电阻型存储器技术领域。该制造方法包括步骤：形成下电极层；在所述下电极层形成WOx介质层；用第一还原性气体对所述WOx介质层表面进行第一退火处理；在所述第一退火处理后的WOx介质层表面上形成Al电极；以及通过第二退火处理以使相互接触的部分所述WOx介质层与部分所述Al电极形成AlOx存储功能层；其中，1≤x≤3。通过该制造方法制备形成的电阻型存储器具有Forming电压小、数据保持特性好、Forming操作成功率高的特点。
-
公开(公告)号：CN103123807B
公开(公告)日：2016-11-23
申请号：CN201110372157.3
申请日：2011-11-21
Applicant: 复旦大学
IPC: G11C11/4063
Abstract: 本发明涉及存储器技术领域，尤其涉及一种动态随机存储器的高速读操作方法，该方法采用逻辑工艺的DRAM存储单元为2T增益单元结构，其包括写入管Qw，读出管Qr，写入管的有源区电容和读出管的栅电容，构成单元的存储电容。该方法中还包括：采用在灵敏放大器开启之前启动读列选通管的读电路及操作，其中，读串联驱动电路RDG由读出位线驱动管M1‑M2和读列选通管M3‑M4构成，M3‑M4漏端接读出数据线对RDB/BRDB，M1‑M2源端和SA地端GND在版图上共享。本发明能解决传统的1T1C的动态随机存储器单元因制作电容采用非逻辑工艺的缺点使得DRAM在嵌入式设备中的应用产生困难等技术问题。
-
Patent Agency Ranking
公开(公告)号：CN105842604A
公开(公告)日：2016-08-10
申请号：CN201510014939.8
申请日：2015-01-13
Applicant: 复旦大学
IPC: G01R31/28 , H01L23/544
Abstract: 本发明提供一种集成电路后端工艺(BEOL)波动检测电路以及检测方法，属于集成电路的工艺波动的检测表征技术领域。所述BEOL波动检测电路，包括：包括环形振荡器以及流控MOS管的压控振荡器；包括多个测试单元测试单元阵列；第一开关单元，其设置于测试单元测试单元的等效负载电阻R与流控MOS管的栅端之间；以及第二开关单元，其设置于测试单元测试单元的等效负载电容C与压控振荡器的输出端之间。该BEOL波动检测电路可以分别独立地检测BEOL的电阻波动和电容波动，易于区分地检测随机波动和系统波动，BEOL波动检测和表征更加有效准确。
-
公开(公告)号：CN105808455A
公开(公告)日：2016-07-27
申请号：CN201410856607.X
申请日：2014-12-31
Abstract: 本发明实施例提供了一种访问内存的方法、存储级内存及计算机系统。所述计算机系统包括内存控制器和混合内存，所述混合内存包括动态随机存取存储器DRAM和存储级内存SCM。所述内存控制器用于向所述DRAM和所述SCM发送第一访问指令。所述SCM在确定接收的所述第一访问指令中的第一地址指向的所述DRAM的第一存储单元集合中包括保持时间比所述DRAM的刷新周期短的存储单元时，可以获得与所述第一地址具有映射关系的第二地址。进一步的，所述SCM根据所述第二地址将所述第一访问指令转换为访问SCM的第二访问指令，以实现对SCM的访问。本发明实施例提供的计算机系统能够在降低DRAM刷新功耗的基础上保证数据的正确性。
-
公开(公告)号：CN105632544A
公开(公告)日：2016-06-01
申请号：CN201410584291.3
申请日：2014-10-27
IPC: G11C11/02
CPC classification number: G11C11/02
Abstract: 本发明实施例提供一种磁性存储器，包括多个存储单元、行、列控制器，存储单元包括U型磁性轨道、第一及第二开关单元、读写装置，U型磁性轨道包括第一及第二端口、第一及第二存储区域，第一及第二存储区域分别位于第一及第二端口与U型磁性轨道底部的第一及第二端之间，同一列第一端口接收第一驱动电压；同一列第二端口接收第二驱动电压；行控制器连接同一列的第一及第二开关单元以控制其通断；同一列第一及第二开关单元还分别连接至U型磁性轨道底部第二端及第一端；同一列第一及第二开关单元还接收第三驱动电压，以驱动第一或第二存储区域的磁畴移动；读写装置用于对磁畴执行读操作或写操作。本发明提高存储密度和降低功耗。
-
公开(公告)号：CN103681727B
公开(公告)日：2016-05-25
申请号：CN201210347469.3
申请日：2012-09-17
Applicant: 复旦大学
Abstract: 本发明属于存储器技术领域，涉及集成于集成电路的后端结构的双层结构电阻型存储器及其制备方法。该双层结构电阻型存储器集成在后端结构中，对用于形成垂直电极的通孔，通孔周围的介质层被部分地水平横向刻蚀以形成一个或多个水平沟槽，水平沟槽被用来定义形成存储功能层，所述存储功能层包含双层阻变材料层，并且在所述水平沟槽中依次形成用于形成双向二极管的金属内电极、半导体层、金属水平电极。该电阻型存储器实现了三维的堆叠排列、密度高、可靠性高、制备效率高、成本低、功耗低，并且可以适用于双极性电阻型存储器。
-
公开(公告)号：CN105469820A
公开(公告)日：2016-04-06
申请号：CN201410307494.8
申请日：2014-06-30
IPC: G11C11/02
Abstract: 本发明实施例提供一种磁性存储装置、磁性存储阵列结构及其驱动方法，涉及计算机领域，解决了现有技术中直线型磁性存储轨道的面积收益低的问题，从而提高了磁性存储轨道的数据存储量。该磁性存储装置包括：第一开关元件、第二开关元件、第三开关元件和隧道型巨磁电阻效应TMR读写磁头；沿第一方向设置的第一磁性存储轨道和沿第二方向设置的第二磁性存储轨道，第一磁性存储轨道的一端和第二磁性存储轨道的一端相连；其中，TMR读写磁头沿第一方向贯穿第二磁性存储轨道设置，或者，TMR读写磁头沿第三方向贯穿第二磁性存储轨道设置，TMR读写磁头的自由层为第二磁性存储轨道，第一方向为非第二磁性存储轨道所在平面的任一方向。
-
-
-
-
-
-
-
-
-
Search Results
258
records
(took 0.033 seconds)
