公开(公告)号：CN116467981A

公开(公告)日：2023-07-21

申请号：CN202310334789.3

申请日：2023-03-31

Applicant: 鹏城实验室

Inventor： 邱奕杭 ,  莫凯 ,  解壁伟 ,  黄志鹏 ,  陈仕健 ,  李兴权

IPC: G06F30/337 ,  G06F30/392

Abstract: 本申请公开了一种集成电路布局方法、设备及计算机可读存储介质，涉及集成电路技术领域。该集成电路布局方法包括以下步骤：获取初始网表电路对应的超图模型；对超图模型对应的无约束优化函数进行迭代求解，获得新的超图模型。在超图模型的单元密度总溢出值小于第一预设阈值后，获取超图模型中线网的斯坦纳树密度；根据斯坦纳树密度，对超图模型中电路单元进行面积膨胀，并进行迭代求解，直至达到预设收敛条件，获得新的超图模型作为全局布局电路；对全局布局电路进行合法化处理和局部调整处理，获得目标布局结果。本申请解决了目前针对拥塞估计的方法难以保证拥塞估计的质量和频率，导致超大规模集成电路布局的可布线性较差的技术问题。

公开(公告)号：CN118485032A

公开(公告)日：2024-08-13

申请号：CN202410556923.9

申请日：2024-05-07

Applicant: 鹏城实验室

Inventor： 倪利伟 ,  杨宗霖 ,  章嘉玺 ,  刘俊锋 ,  李华伟 ,  解壁伟 ,  李兴权

IPC: G06F30/337 ,  G06N3/0499 ,  G06N3/092 ,  G06N3/084

Abstract: 本申请公开了一种电路重写方法、装置、设备及存储介质，涉及集成电路设计领域，所述方法，包括：对于通过待重写电路中电路节点确定的任意一个再汇集锥形局部电路，基于再汇集锥形局部电路选取目标重写算法；基于目标重写算法对再汇集锥形局部电路进行重写得到局重写部电路，并使用重写局部电路在待重写电路中替换再汇集锥形局部电路；在待重写电路中的通过电路节点确定的再汇集锥形局部电路均被重写局部电路替换后，得到重写电路。可以理解是，由于本实施例会为电路中每个再汇集锥形局部电路选取目标重写算法，使得每个再汇集锥形局部电路尽可能的被充分优化，故可以提升电路重写的整体优化效果，满足实际的优化需求。

公开(公告)号：CN118468777A

公开(公告)日：2024-08-09

申请号：CN202410556746.4

申请日：2024-05-07

Applicant: 鹏城实验室

Inventor： 倪利伟 ,  章嘉玺 ,  张永和 ,  郑盛根 ,  林晓泽 ,  解壁伟 ,  李兴权

IPC: G06F30/337

Abstract: 本申请公开了一种电路图池化方法、装置、设备、存储介质及计算机程序产品，涉及图论技术领域，公开了电路图池化方法，包括：将待池化布尔电路图转化为布尔依赖图；确定布尔依赖图中所有节点对应的节点状态；基于节点状态，通过预设模式重写规则对各节点进行节点重写，获得池化后的池化结果图，预设模式重写规则用于平衡待池化布尔电路图对应的图结构和布尔函数。本发明中通过预设模式重写规则对布尔依赖图中所有节点进行节点重写，获得池化结果图，其中，预设模式重写规则用于平衡待池化布尔电路图对应的图结构和布尔函数，解决了现有技术中图池化方法在对布尔电路进行池化时容易忽略必要信息，导致图池化的准确性较低的技术问题。

公开(公告)号：CN116306463A

公开(公告)日：2023-06-23

申请号：CN202310295307.8

申请日：2023-03-22

Applicant: 鹏城实验室

Inventor： 解壁伟 ,  巫文锐 ,  蔡晔 ,  庄楚楠 ,  李兴权

IPC: G06F30/392 ,  G06F30/394 ,  G06F30/398

Abstract: 本申请公开了一种芯片单元布局优化方法、装置、设备及可读存储介质，该方法包括步骤：获取芯片单元的整体布局数据；根据整体布局数据，确定芯片单元所处的多个单元区域，并确定每个单元区域的引脚密度；确定引脚密度是否大于预设密度；若大于，则将引脚密度大于预设密度的单元区域内的芯片单元扩散至其他的单元区域，并返回确定引脚密度是否大于预设密度的步骤，直至每个引脚密度均小于等于预设密度。本申请实现了从芯片单元布局的整体情况出发，分别确定各个单元区域内的引脚密度，将引脚密度大于预设密度的单元区域内的芯片单元扩散至其他的单元区域，以降低单元区域的引脚密度，以降低布线成本。