公开(公告)号：CN118485032A

公开(公告)日：2024-08-13

申请号：CN202410556923.9

申请日：2024-05-07

Applicant: 鹏城实验室

Inventor： 倪利伟 ,  杨宗霖 ,  章嘉玺 ,  刘俊锋 ,  李华伟 ,  解壁伟 ,  李兴权

IPC: G06F30/337 ,  G06N3/0499 ,  G06N3/092 ,  G06N3/084

Abstract: 本申请公开了一种电路重写方法、装置、设备及存储介质，涉及集成电路设计领域，所述方法，包括：对于通过待重写电路中电路节点确定的任意一个再汇集锥形局部电路，基于再汇集锥形局部电路选取目标重写算法；基于目标重写算法对再汇集锥形局部电路进行重写得到局重写部电路，并使用重写局部电路在待重写电路中替换再汇集锥形局部电路；在待重写电路中的通过电路节点确定的再汇集锥形局部电路均被重写局部电路替换后，得到重写电路。可以理解是，由于本实施例会为电路中每个再汇集锥形局部电路选取目标重写算法，使得每个再汇集锥形局部电路尽可能的被充分优化，故可以提升电路重写的整体优化效果，满足实际的优化需求。

公开(公告)号：CN118468777A

公开(公告)日：2024-08-09

申请号：CN202410556746.4

申请日：2024-05-07

Applicant: 鹏城实验室

Inventor： 倪利伟 ,  章嘉玺 ,  张永和 ,  郑盛根 ,  林晓泽 ,  解壁伟 ,  李兴权

IPC: G06F30/337

Abstract: 本申请公开了一种电路图池化方法、装置、设备、存储介质及计算机程序产品，涉及图论技术领域，公开了电路图池化方法，包括：将待池化布尔电路图转化为布尔依赖图；确定布尔依赖图中所有节点对应的节点状态；基于节点状态，通过预设模式重写规则对各节点进行节点重写，获得池化后的池化结果图，预设模式重写规则用于平衡待池化布尔电路图对应的图结构和布尔函数。本发明中通过预设模式重写规则对布尔依赖图中所有节点进行节点重写，获得池化结果图，其中，预设模式重写规则用于平衡待池化布尔电路图对应的图结构和布尔函数，解决了现有技术中图池化方法在对布尔电路进行池化时容易忽略必要信息，导致图池化的准确性较低的技术问题。

公开(公告)号：CN118485041A

公开(公告)日：2024-08-13

申请号：CN202410556927.7

申请日：2024-05-07

Applicant: 鹏城实验室

Inventor： 蔡晔 ,  杨宗霖 ,  倪利伟 ,  薛臻 ,  段震伟

IPC: G06F30/398

Abstract: 本申请公开了一种电路并行重写方法、装置、设备及存储介质，涉及集成电路设计领域，本申请在并行重写的过程中将基于待重写电路中与所述并行等级匹配的电路节点，从待重写电路中提取锥结构局部电路得到局部电路集，其中，与并行等级匹配的电路节点的节点等级均相同；基于预设重写算法并行对所述局部电路集中的锥结构局部电路进行重写得到重写局部电路集。由于进行并行重写的锥结构局部电路均是基于相同等级的电路节点提取到的，故每次参与并行重写的锥结构局部电路之间是不存在有电路节点重叠的，在并行重写的过程中，就不会出现删除重复节点的冲突，从而可以保证电路可顺利的并行重写，达到减少电路整体重写时间的目的，提升电路重写效率。