-
公开(公告)号：CN104332461A
公开(公告)日：2015-02-04
申请号：CN201410450116.5
申请日：2014-09-04
Applicant: 电子科技大学
IPC: H01L25/065 , H01L23/49
CPC classification number: H01L2224/48091 , H01L2224/4903 , H01L2924/13091 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供了一种多片式高压驱动电路，属于半导体功率器件技术领域。包括低端电路、横向功率器件、高端电路、键合金属线、第一芯片、第二芯片，所述低端电路和横向功率器件集成在第一芯片上，第一芯片的衬底具有逻辑地电位，高端电路集成在第二芯片上，第二芯片的衬底具有浮动地电位，第一芯片和第二芯片通过键合金属线连接，键合金属线连接横向功率器件的高压端和高端电路。本发明通过增大互连线与器件表面的距离降低互连线电位对器件耐压的不利影响；本发明电路结构避免了高端电路区域与用于电平位移的横向功率器件之间的漏电；同时高端电路区域所集成的芯片衬底具有浮动的地电位，避免了高端电路区域内表面器件与衬底之间的PNP穿通。
-
公开(公告)号：CN104241276A
公开(公告)日：2014-12-24
申请号：CN201410450091.9
申请日：2014-09-04
Applicant: 电子科技大学
IPC: H01L27/02
Abstract: 本发明提供了一种堆叠STSCR-LDMOS的高压ESD保护电路，属于电子技术领域。包括1个NLDMOS、1个电阻228和N个STSCR-LDMOS堆叠单元，所述STSCR-LDMOS堆叠单元包括一个STSCR-LDMOS器件和一个触发电阻，其中N≥2，衬底上还有(N+2)个P型重掺杂区作为保护环接地。该电路通过LDMOS的击穿触发堆叠STSCR-LDMOS，在不提高触发电压的同时，采用堆叠的STSCR提高了维持电压。
-
公开(公告)号：CN103928528A
公开(公告)日：2014-07-16
申请号：CN201410175873.6
申请日：2014-04-28
Applicant: 电子科技大学
CPC classification number: H01L29/0619 , H01L29/7823
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种横向高压功率半导体器件的结终端结构。本发明通过缩小器件在曲率结终端处P型衬底和N型漂移区的总面积，从而防止器件在P型衬底区发生提前耗尽，保证器件在曲率结终端处的耐压。本发明的有益效果为，能够明显的降低曲率结终端对整个器件耐压的影响，使器件在过渡区的电场不会过大，并且通过改变漂移区或者P型衬底的面积使得器件的耐压达到最优化，保证器件的耐压。本发明尤其适用于横向高压功率半导体器件的结终端结构。
-
公开(公告)号：CN103928527A
公开(公告)日：2014-07-16
申请号：CN201410174942.1
申请日：2014-04-28
Applicant: 电子科技大学
CPC classification number: H01L29/0619 , H01L29/7823
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种横向高压功率半导体器件的结终端结构。本发明通过增加器件在曲率结终端处P型衬底和N型漂移区的总面积，从而防止器件在P型衬底区发生提前耗尽，保证器件在曲率结终端处的耐压。本发明的有益效果为，能够明显的降低曲率结终端对整个器件耐压的影响，使器件在过渡区的电场不会过大，并且通过改变漂移区或者P型衬底的面积使得器件的耐压达到最优化，保证器件的耐压。本发明尤其适用于横向高压功率半导体器件的结终端结构。
-
公开(公告)号：CN102945839A
公开(公告)日：2013-02-27
申请号：CN201210519390.4
申请日：2012-12-06
Applicant: 电子科技大学
IPC: H01L23/528 , H01L23/552
Abstract: 一种部分场板屏蔽的高压互连结构，属于半导体功率器件技术领域。本发明用于具有高压互连线的跑道型横向功率器件中，包括双层部分多晶屏蔽场板和高压互连线；所述双层部分多晶屏蔽场板仅存在于高压互连线跨过的器件表面层中，无高压互连线跨越的器件表面没有多晶屏蔽场板；所述双层部分多晶屏蔽场板由第一层场板和第二层场板构成，其中第二层场板位于第一层场板与高压互连线之间；两层场板在器件表面层中呈非连续分布状，且两层场板之间交错分布并相距适当的距离。本发明与具有高压互连的传统浮空场板结构相比，在不影响浮空场板对高压互连线效应的屏蔽作用，保证器件耐压的基础上，减小了器件尺寸，增加了器件的开态电流能力。
-
Patent Agency Ranking
公开(公告)号：CN102419430A
公开(公告)日：2012-04-18
申请号：CN201110235023.7
申请日：2011-08-17
Applicant: 电子科技大学
Abstract: 本发明属于无线电监测技术领域，本发明提供的是一种基于平行基线的相位干涉仪实现宽频段二维测向的方法。它是利用均匀圆阵中两组平行基线相位差的模糊数之间的线性关系，计算出两组平行基线的相位差的可能的模糊数组合，从而估计出可能的入射信号的方向余弦，然后计算与之对应的所有最长基线的相位差，与均匀圆阵的所有最长基线的实测相位差向量做相关，找出相关系数最大时所对应的相位差向量作为理论相位差向量的估计，通过解所有最长基线的相位模糊得到所有最长基线的无模糊相位差向量。本发明的方法可以克服其他解模糊方法的不足，使方向余弦的估计逼近克拉美罗下限，从而使入射信号方向估计达到很高的测向精度，另外，本发明的计算量较小。
-
公开(公告)号：CN102411136A
公开(公告)日：2012-04-11
申请号：CN201110226585.5
申请日：2011-08-09
Applicant: 电子科技大学
IPC: G01S3/46
Abstract: 本发明属于通信雷达技术领域，本发明在圆阵中选取一个等边三角阵为粗测阵列，计算三角阵中两条基线的相位差，并根据最大模糊程度穷举可能的实际相位差；然后代入圆阵相位差求解公式构造相位差矢量样本库；通过相关运算求得实际圆阵相位差的模糊程度，进一步得到实际圆阵相位差矢量；最后通过求解方向余弦的最小二乘解反解出入射角度值作为精确DOA估计。应用本发明中的一种新的扩展基线解模糊相位干涉仪二维测向算法，能够获得相比于基于相关法的测向算法更高的测向精度，且所需运算量大大减小，是一种高性能的二维测角算法。
-
公开(公告)号：CN108388846A
公开(公告)日：2018-08-10
申请号：CN201810112601.X
申请日：2018-02-05
Applicant: 西安电子科技大学
IPC: G06K9/00
Abstract: 本发明公开了一种基于典型相关分析的脑电α波检测识别方法，解决了对脑电α波信号快速、高效地检测识别问题，步骤包括：输入脑电信号；脑电信号预处理得到训练与测试数据；选取不同频率集合，构建不同频率对应的参考信号；通过典型相关分析计算训练数据与不同频率参考信号的相关系数，构成相关系数集合；特征频率选择得到特征频率集合；从相关系数集合选取与特征频率集合对应的相关系数构成训练特征集合；使用训练特征集合训练分类器；计算测试数据特征集合；使用分类器进行分类识别，完成脑电α波检测识别。本发明通过特征频率选择，实现脑α波信号的快速检测，检测速度快、准确度高、工作稳定，用于脑电α波信号的脑机接口系统中的信号检测。
-
公开(公告)号：CN103928528B
公开(公告)日：2017-06-06
申请号：CN201410175873.6
申请日：2014-04-28
Applicant: 电子科技大学
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种横向高压功率半导体器件的结终端结构。本发明通过缩小器件在曲率结终端处P型衬底和N型漂移区的总面积，从而防止器件在P型衬底区发生提前耗尽，保证器件在曲率结终端处的耐压。本发明的有益效果为，能够明显的降低曲率结终端对整个器件耐压的影响，使器件在过渡区的电场不会过大，并且通过改变漂移区或者P型衬底的面积使得器件的耐压达到最优化，保证器件的耐压。本发明尤其适用于横向高压功率半导体器件的结终端结构。
-
公开(公告)号：CN103928527B
公开(公告)日：2016-06-08
申请号：CN201410174942.1
申请日：2014-04-28
Applicant: 电子科技大学
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种横向高压功率半导体器件的结终端结构。本发明通过增加器件在曲率结终端处P型衬底和N型漂移区的总面积，从而防止器件在P型衬底区发生提前耗尽，保证器件在曲率结终端处的耐压。本发明的有益效果为，能够明显的降低曲率结终端对整个器件耐压的影响，使器件在过渡区的电场不会过大，并且通过改变漂移区或者P型衬底的面积使得器件的耐压达到最优化，保证器件的耐压。本发明尤其适用于横向高压功率半导体器件的结终端结构。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.03 seconds)
