-
公开(公告)号：CN113690195A
公开(公告)日：2021-11-23
申请号：CN202111088688.X
申请日：2021-09-16
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/13 , H01L21/48 , H01L23/367
Abstract: 本申请涉及电力电子技术领域，具体而言，提供了一种封装框架、封装结构及封装框架的制备方法，该所述框架包括相对设置的第一表面和第二表面，第一表面上设置有安装部，安装部的第三表面与待安装件连接，第一表面和第三表面之间存在第一方向上的间距，且安装部边缘与待安装件的周侧具有第二方向的间距。本发明提供了一种通过第一表面和第三表面之间在第一方向上间距的设置，限制焊料的位置，将待安装件安装于第三表面时多余的焊料会朝向远离待安装件的侧边运动，通过安装部边缘与待安装件的周侧具有第二方向的间距，使得待安装件安装后其周侧不会与其他部件相接触，改善了在框架上安装待安装件时发生的爬胶和溢胶的现象，提高器件封装良率。
-
公开(公告)号：CN111243952A
公开(公告)日：2020-06-05
申请号：CN202010062843.X
申请日：2020-01-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/331 , H01L21/265
Abstract: 本发明提供了一种IGBT的制作方法。该制作方法包括：步骤S1，在晶圆基片的正面上设置硬掩膜层；步骤S2，在硬掩膜层的保护下对晶圆基片进行图形化处理，得到多个沿第一方向排列的沟槽；步骤S3，在沟槽中设置沟槽栅结构，沟槽栅结构的裸露表面与硬掩膜层的顶表面在同一平面上；步骤S4，去除硬掩膜层，使沟槽栅结构突出于晶圆基片的表面；步骤S5，在沟槽栅结构周围的晶圆基片中形成P阱区；步骤S6，对晶圆基片进行单边或双边的N型离子倾斜注入，利用沟槽栅结构的遮挡效应在P阱区中形成位于沟槽栅结构一侧或两侧的N+发射极，N型离子倾斜注入的注入方向与第一方向的夹角θ为锐角或钝角。避免了改版、简化了工艺、节约了成本。
-
公开(公告)号：CN112397380B
公开(公告)日：2025-03-21
申请号：CN201910760390.5
申请日：2019-08-16
Applicant: 珠海格力电器股份有限公司
Abstract: 本申请涉及功率半导体器件技术领域，具体而言，涉及一种功率半导体器件及其制作工艺。功率半导体器件的制作工艺包括以下步骤：在衬底的正面沉积一层外延层并完成功率半导体器件正面结构的制作；对所述衬底的背面进行刻蚀，刻蚀穿整个衬底，直至外延层，形成引线孔；在所述引线孔里填充金属并在所述衬底背面垫积形成背面金属层，并退火合金，将所述外延层通过金属引线到背面金属层。本工艺不需对衬底进行减薄，而是采用引线孔技术，将背面电极引出。在不影响焊接工艺和功率半导体器件电性的基础上，取缔了减薄工艺，保留了衬底作为支撑，避免了减薄过程以及后续薄片制作工艺上造成的碎片风险，节约了成本。
-
公开(公告)号：CN113035948B
公开(公告)日：2022-08-30
申请号：CN201911343176.6
申请日：2019-12-24
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/739 , H01L29/423 , H01L29/78 , H01L21/331
Abstract: 本公开涉及一种功率器件、电力电子设备及功率器件的制作方法。功率器件包括:N型半导体衬底；P型阱层，位于N型半导体衬底的前侧；N型发射层，位于P型阱层的前侧；沟槽，穿过N型发射层和P型阱层并延伸至N型半导体衬底的内部；第一介质层，至少覆于沟槽的底壁和侧壁；栅结构，填充于沟槽内，包括第一部分和第二部分，第一部分更加靠近沟槽的底壁，且第一部分的电阻率大于第二部分的电阻率。
-
公开(公告)号：CN113740693A
公开(公告)日：2021-12-03
申请号：CN202110988238.X
申请日：2021-08-26
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明公开了一种器件性能测试方法、装置、存储介质和电子设备。该方法包括：获取目标器件在第一电压下的第一漏电值和在第二电压下的第二漏电值；和/或获取目标器件在第一电流下的第一耐压值和在第二电流下的第二耐压值；在第一漏电值与第二漏电值的差的绝对值大于第一阈值或者第一耐压值与第二耐压值的差的绝对值大于第二阈值的情况下，确定目标器件为不合格器件。本发明解决了器件性能测试效率低的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN110610934B
公开(公告)日：2021-11-16
申请号：CN201910877562.7
申请日：2019-09-17
Applicant: 珠海格力电器股份有限公司
IPC: H01L27/02 , H01L29/06 , H01L23/495 , H01L23/48 , H01L21/60
Abstract: 本发明提供了一种功率半导体器件、其封装结构及其制作方法和封装方法。该功率半导体器件包括元胞区和终端区，元胞区包括多个元胞，各元胞包括第一电极和第二电极，第一电极和第二电极位于衬底的相对的两侧，在垂直于衬底的方向上，第一电极远离衬底的一侧表面与第二电极远离衬底的一侧表面的距离为H1，终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2，H1大于H2。在采用上述功率半导体器件的封装工艺中，由于器件中的元胞区与终端区之间具有高度差，从而在采用键合部实现发射极和集电极连接时，能够保证键合部与终端区之间具有一定的安全距离，避免了键合部与终端区接触而形成短路，提高了器件的可靠性。
-
公开(公告)号：CN112397380A
公开(公告)日：2021-02-23
申请号：CN201910760390.5
申请日：2019-08-16
Applicant: 珠海格力电器股份有限公司
Abstract: 本申请涉及功率半导体器件技术领域，具体而言，涉及一种功率半导体器件及其制作工艺。功率半导体器件的制作工艺包括以下步骤：在衬底的正面沉积一层外延层并完成功率半导体器件正面结构的制作；对所述衬底的背面进行刻蚀，刻蚀穿整个衬底，直至外延层，形成引线孔；在所述引线孔里填充金属并在所述衬底背面垫积形成背面金属层，并退火合金，将所述外延层通过金属引线到背面金属层。本工艺不需对衬底进行减薄，而是采用引线孔技术，将背面电极引出。在不影响焊接工艺和功率半导体器件电性的基础上，取缔了减薄工艺，保留了衬底作为支撑，避免了减薄过程以及后续薄片制作工艺上造成的碎片风险，节约了成本。
-
公开(公告)号：CN210429826U
公开(公告)日：2020-04-28
申请号：CN201921347175.4
申请日：2019-08-16
Applicant: 珠海格力电器股份有限公司
Abstract: 本申请涉及功率半导体器件技术领域，具体而言，涉及一种新型结构功率半导体器件。功率半导体器件包括由下至上依次层叠的背面金属层、衬底、外延层和正面结构，所述背面金属层通过设置于所述衬底内的金属与所述外延层连接。本申请中的功率半导体器件在制备过程中不需对衬底进行减薄，而是采用引线孔技术，将背面电极引出。在不影响焊接工艺和功率半导体器件电性的基础上，取缔了减薄工艺，保留了衬底作为支撑，避免了减薄过程以及后续薄片制作工艺上造成的碎片风险，节约了成本。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN214203693U
公开(公告)日：2021-09-14
申请号：CN202023172748.X
申请日：2020-12-24
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/335
Abstract: 涉及半导体器件结构技术领域，本申请公开一种功率半导体、晶体管及电子器件。依次包括衬底、掺杂层及隔离层，掺杂层向衬底方向开设有多个第一沟槽，相邻两个第一沟槽之间开设有第二沟槽，所述第二沟槽由所述掺杂层顶部向所述掺杂层底部延伸，第二沟槽底部与掺杂层底部平齐，第一沟槽内包含有填充物，填充物与第一沟槽顶部平齐，第二沟槽内填充成型有第一类型杂质离子。相比现有技术，能够通过在第二沟槽中填充第一类型杂质离子有效改善沟槽结构，减小工艺制作难度，操作简单、开启电压低、能够有效提高对P‑well能力的性能的改善。
-
公开(公告)号：CN211428173U
公开(公告)日：2020-09-04
申请号：CN202020048306.5
申请日：2020-01-10
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/10 , H01L29/739
Abstract: 本实用新型涉及一种IGBT结构，其包括：衬底层，所述衬底层的第一表面上设置有凸型槽以形成导电沟道。本结构通过在衬底层的第一表面上设置有凸型槽以形成导电沟道，使得不用在IGBT结构中挖沟槽结构，简化了IGBT结构。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.024 seconds)
